摘要 |
본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법은, 피식각층 상에 제1 방향으로 연장되는 제1 스페이서 패턴들을 형성하는 단계, 상기 제1 스페이서 패턴들을 덮는 제1 평탄화층을 형성하는 단계, 상기 제1 평탄화층 상에 상기 제1 방향과 교차하는 제2 방향으로 연장되는 라인 마스크 패턴들을 형성하는 단계, 상기 라인 마스크 패턴들을 식각 마스크로 이용하여 상기 제1 스페이서 패턴들을 식각하여 복수의 희생 기둥들을 형성하는 단계, 상기 복수의 희생 기둥들 사이를 매립하는 제2 평탄화층을 형성하는 단계, 상기 복수의 희생 기둥들 중 일부를 제거하여 상기 제2 평탄화층 내에 복수의 개구들을 형성하는 단계, 및 상기 복수의 개구들이 형성된 상기 제2 평탄화층을 이용하여 상기 피식각층을 식각함으로써, 상기 피식각층 내에 복수의 홀(hole)들을 형성하는 단계를 포함할 수 있다. |