| 摘要 |
반도체 장치 (10) 는, 소자 영역 (12) 과 종단 영역 (14) 을 갖는 반도체 기판 (11) 을 갖는다. 소자 영역에는, 제 1 도전형의 제 1 보디 영역 (36a, 38) 과, 제 2 도전형의 제 1 드리프트 영역 (32a) 과, 제 1 도전형의 제 1 플로팅 영역 (34) 이 형성되어 있다. 종단 영역에는, FLR 영역 (41) 과, 제 2 드리프트 영역 (32b) 과, 제 2 플로팅 영역 (37) 이 형성되어 있다. FLR 영역은 제 1 도전형이고, 소자 영역을 둘러싸고 있다. 제 2 드리프트 영역은 제 2 도전형이고, FLR 영역에 접함과 함께 FLR 영역을 둘러싸고 있다. 제 1 도전형의 제 2 플로팅 영역은, 제 2 드리프트 영역에 의해 둘러싸여 있다. 제 2 플로팅 영역은, 소자 영역을 둘러싸고 있다. 가장 소자 영역측에 배치되어 있는 FLR 영역의 내주측의 측면으로부터 소자 영역측에는, 적어도 1 개의 제 2 플로팅 영역이 배치되어 있다. 반도체 기판은, 소자 영역과, 소자 영역을 둘러싸는 종단 영역을 갖는다. 종단 영역에는, 복수의 제 1 도전형의 FLR 영역과, 제 2 도전형의 제 2 드리프트 영역과, 복수의 제 1 도전형의 제 2 플로팅 영역이 형성되어 있다. FLR 영역은, 반도체 기판의 상면에 면하는 범위에 배치되어 있고, 소자 영역의 외주를 둘러싸고 있다. 제 2 드리프트 영역은, FLR 영역에 접함과 함께 FLR 영역을 둘러싸고 있다. 제 2 플로팅 영역은, 그 주위가 제 2 드리프트 영역에 의해 둘러싸여 있다. 가장 소자 영역측에 배치되어 있는 FLR 영역의 내주측의 측면으로부터 소자 영역측에는, 적어도 1 개의 제 2 플로팅 영역이 배치되어 있다. |
