| 主权项 |
1﹒一种使一用以解调一四相编码数据信号之接收机时序同步之方法,此数据信号包括由第一、第二、第三与第四等长相连之半数元时距组成之数据字,其特点为一第一比较値系由第一半数元件距中取样値与第三半数元时距中取样値之差决定,一第二比较値系由第二半数元时距中取样値与第四半数元时距中取样値之差决定,而一可控制数元同步之校正信号系得自具有预定値之第一与(或)第二比较値之偏差。2﹒一种供实施上述请求专利部份第1项所述之方法之时序同步装置,其特点为此时序同步装置包含一数元与一字同步装置,比装置有达至接收机之多个端子,且数元同步装置于每一半数元时距中至吵产生一取样脉冲,且该字同步装置包括一比较装置藉比载第三数元时距中之信号取样与第一数元时距中之信号取样以决定一第一比较値以及藉比较第四数元时距中之信号取样与第二数元时距中之信号取样以决定一第二比较値,且该字同步装置包括决定机构,其一输入端连于比较装置以于确认与具有预定値之比较値出出现偏差时将一校正信号加至数元同步装置以调整接收机至另一字相位。3﹒一种根据上述请求专利部份第2项所述之时序同步装置,其特点为该字同步装置包括一储存装置以储存于第一、第二、第三与第四相连半数元时距中数据信号之符号値,且该比较装置系连于储存装置之一输出端以至少每字一次决定第一与第二比较値,此比较値系由包含一第一符号与一第二符号之变位准信号所代表,且该决定机构包括一相加装置,此相加装置之一输入端连于决定机构之输入端以于得自一串n个(n=2,3,4…m)相连字之一串比较値中决定两种符号中其中一种之数目,且该决定机构并包括一连至相加装置之临限装置,用以将上述符号之数目与一预定之临限値相比较。4﹒一种根据上述请求专利部份第2项所述之时序同步装置,其特点为该比较装置包括一峰値侦测器与一连于其上之窗型比较器以决定至少每一次该第一与第二比较値,此等比较値系以由一第一与一第二符号组成之双位准信号所代表,且该峰値侦测器包括一输入端用以接收由数据信号与由一延迟装置延迟一数元时距2数据信号组成之信号,而窗型比较器之输出端连至决定机构,且该决定机构包括同时连于决定机构输入端之一第一与一第二相加装置,其中第一相加装置决定在n个(n=2,3,4…m)相连之字之一串第一比较値中二种符号之一之数目,其中第二相加装置决定在一串第二比较値中二种符号之一之数目,且该决定机构并包括一连于二相加装置之解码装置以解码二相加之结果并利用相当于此等结果之校正信号调整接收机至正确之字相位。5﹒一种根据上述请求专利部份第4﹒项所述之时序同步装置,其特点为该解码装置包括一第一与一第二临限装置,且第一临限装置系连至第一相加装置,第二临限装置系连至第二相加装置,且该临限装置产生之双位准输出信号合并而成校正信号。6﹒一种根据上述请求专利部份第2项所述之时序同步装置,其中四相编码数据信号之前加一接收机能辨识之同步信号,其特点为第一与第二比较値系由一第一符号与一第二符号组成之双位准信号所代表,其中该决定机构包括一解码装置,其一输入端交连于决定机构之输入端以将一校正信号加至数元同步装置以于确认第一与(或)第二比较値对已知同步信号产生偏差时调整接收机至正确之字相位。7﹒一种根据上述请求专利部份第6﹒项所述之时序同步装置,其特点为决定机构包括一记发器与一第一以及一第二多数表决装置,其中记发器之一输入端系连于决定机构之输入端,且该记发器至吵包括n个(n=3,4,5…中)奇数元件,每一元件皆可储存第一比较値之符号,且该等奇数元件中至少有三个包括一连至第一多数表决装置之输出端而其输出端连至解码装置之输入端以接收相当于以多数储存于奇数元件中符号之符号,且该记发器至少包括n(n=3,4,5…m)个偶数元件,每一元件皆可储存第二比较値之符号,且偶数元件中至少有三个包括一连至第二多数表决装置之输出端而其输出端连至解码装置之输入端以接收相当于以多数存于偶数元件中符号之符号。8﹒一种根据上述请求专利部份第2项所述之时序同步装置,其特点为该决定机构包括一全波整流器电路,其一输入端即为决定机构之输入端,其中并包括一相锁回路,包含一串联安排之一相位比较器、一回路滤波器与一电压控制振荡器,相位比较器之一第一输入连于整流器电路之输出端,相位比较器之一第二输入端连于电压控制,振荡器之一输出端以提供一预定値之比较値,电压控制振荡器之输出信号即为校正信号,此信号以适当之相位关系具有对应于二数元时距时间倒数値之频率,此输出频率被加至一构成数元同步装置部份之乘频率装置。 |
