| 主权项 |
1.一种超高速缓冲储存器控制电路,其特征为包括:容量小于第1记忆手段,而且可进行高速动作之第2记忆手段;执行从第l记忆手段读出之指定之指令处理手段,包括将该手段必须执行之指令以设定之指令暂存器;根据该指令处理手段之控制,产生将设定于该指令暂存器之指令所指定之操作对象,写入第l记忆手段之位址之产生手段;监定被设定于该指令暂存器之指令中之特定位元,决定是否应将该指令所指定之操作对象写入第2记忆手段中之决定手段;当该决定手段决定将该指令所指定之操作对象写入第2记忆手段时。将从该操作对象及产生手段所产生之位址写入第2记忆手段中之手段。2.如请求专利部份第1.项之控制电路,其中,该控制电路系形成于l个晶片上之电路。3.如请求专利部份第1.项之控制电路,其中,该写入手段包括将操作对象及位址写入第2记忆手段中,并且将操作对象写入第l记忆手段中之上述位址位置之手段。4 .如请求专利部份第1.项之控制电路,其中,产生手段包括由指令选择的指定之多个位址暂存器,被根据被选择之位址暂存器之内容,求出第l记忆手段之位址之手段。5.如请求专利部份第4.项之控制电路,其中,决定手段包括当指令系用来指定上述多个位址暂存器中之第l位址暂存器之指令时,决定该指令所指定之操作对象写入第2记忆手段中之手段,而第l位址暂存器在每次将操作对象写入第1第2记忆手段时,将其内容更新。6.一种储存器控制电路,其特征为包括:容量小于第1记忆手段,而且可进行高速动作之第2记忆手段;执行从第1记忆手段读出之指令之指令处理手段,包括将该手段必须执行之指令予以设定之指令暂存器;根据该指令处理手段之控制,产生将设定于该指令暂存器之指令所指定之操作对象,从第l记忆中读出之位址之产生手段;监定被设定于该指令暂存器中之指令之特定位元是否满足特定条件之监定手段;及当上述监定手段之监定结果为肯定时,检测由该产生手段产生之位址是否存在于第2记忆手段中,若存在时,即读出记忆在舆该位址储存位置相同位置之操作对象,若不存在时,则在此后为了读出第l记忆手段之该位址位置之操作对象而对第l记忆手段输出读出之要求,若监定手段之监定结果为否定时,为了读出第l记忆手段之该位址位置之操作对象而对第1记忆手段立即输出读出之要求之第1手段;上述指令处理手段系根据从第l或第2记忆手段读出之操作对象,执行该指令之手段。7.如请求专利部份第6.项之控制电路,其中,该控制电路系形成于1个晶片上之电路。8.如请求专利部份第6.项之控制电路,其中,第2记忆手段系可使位址与操作对象互相关连而予以记忆之手段,而且以第l手段检索由产生手段产生之位址是否已记忆在其中之手段。9.如请求专利部份第6.项之控制电路,其中,产生手段包括由指令选择的指定之多个位址暂存器,及根据被选择之位址暂存器之内容,求出第l记忆手段之位址之手段。10.如请求专利部份第7.项之控制电路,其中,决定手段包括当上述指令系用来指定参个位址暂存器中之第1位址暂存器之指令时,决定检索该指令所指定之操作对象之位址是否存在于第2记忆手段中之决定手段,第1位址暂存器在每次从第l或第2记忆手段中读出操作对象时,将其内容更新。11.一种超高速缓冲储存器控制电路,其特征为包括:将记忆装置之一部份内容之复本予以保持之超高速缓冲储存器;将从该记忆装置中读出之指令予以处理之资料处理手段;监定对于该记忆装置之存取动作是否为对于其特定领域进行之手段;向应于该监定手段之输出,在进行对于特定领域之存取时,至少将成为其存取对象之资料亦保持于超高速缓冲储存器中,而且为了从该特定领域以外之领域中读出而进行存取时,与该超高速缓冲储存器无关的执行存取动作之手段。12.如请求专利部份第11.项之控制电路,其中,该特定领域系被分配在存储栈。 |
