| 主权项 |
1.一种塑造包含P通道与n通道MOS电晶体之高积成电路(CMOS)的方法,其闸极电极是由其高融点的一层金属矽化物与经金属矽化物层掺杂物扩散而受到掺入的一层多结晶矽层所组成的双层而构成的,包括有步骤:一(a)在半导体基本的该半导体所规范的活动区之表面上,制成一闸氧化层;(b)基体表面已制成该闸氧化层后,便在在全域沉积一未掺杂的多结晶矽层;(C)(c)以一属高融点金属的化物层施加到该套结晶矽层上;(d)当随后在植入源极/汲极以形成n通道MOS 电晶体时,供以一罩面层而形成多结晶矽与该金属矽化物的双层;(e)以离子布植法将硼原子植入该金属矽化物层的整个表面;(f)如在此形成的构造上施以高温处理,使硼离子月金属矽化物层扩散出来,进入多结晶胺层,双层便结晶化;(g)构成双层与罩面层,以抗光技术形成罩面的闸电极;及(h)随后使用半导体技术所习知的制法过程,制造活化电晶体区城,通道区城与源,汲极区城,闸接触与导体路径面。2.如请求专利部份第1.项所述之方法,其中钽矽化物是用来当作金属矽化物。3.如请求专利部份第1.或第2.项所述之方法,其中该罩面层为一SiO2层。4.如请求专利部份第3.项所述之方法,其中SiO2 层是藉着四乙基原硅酸盐的热分解而制成,且厚度至少100㎜。5.如前述请求专利部份之任何一项所述之方法,其中该双层是由未掺入,厚度100㎜的多结晶矽与厚度200㎜的一层钽矽化合物所组成。6.如前述请求专利中任何一项所述之方法,其中步骤(e)的硼离子植入分别在配量与能量为510^15㎝^-3 与40 keV 下完成。7.如前述请求专利部份中任何一项所述之方法,其中(f)的高温处理是在900℃最短一小时而最长两小时之下完成。8.一种塑造包含P通道与n通道MOS电晶体之高积成电路的方法,主要是按照在此之前参照图示叙述者。9.藉由请求专利部份第1.到第8.项中任何一项方法请求所塑造的一种高积成电路。 |
