| 主权项 |
1.一种半导体记忆装置,其特征包括:记忆排;对应于记忆排而设置,用来形成供给于记忆排之选择信号之位置解码器;CMOS电路构成,而且接受输入位址信号之第1.电路;由CMOS电路构成,而且响应第1.电路之输出信号而形成供给于位址解码器之位址信号之第2.电路;备用记忆;接受第1.电路之输出信号之位址比较电路;及响应位址比较电路之输出信号而形成备用记忆用选择信号之选择信号形成电路。2.如请求专利部份第1.项之装置,其中,第1.电路系由位址缓冲电路之前段电路所构成,第2.电路系由位址缓冲电路之后段电路所构成。3.如请求专利部份第2.项之装置,其中又包括,因接受从位址解码器输出之选择信号而形成供给于记忆排之字线之选择信号之字线驱动器,上述备用记忆具有被选择信号形成电路产生之选择信号所选择之字线,而选择信号形成电路响应于位址比较电路之输出信号,产生使字线驱动器停止动作之信号及用来驱动备用记忆之字线之信号。4.如请求专利部份第3.项之装置,其中,第1.电路及第2.电路分别由多个CMOS倒相电路构成。5.如请求专利部份第4.项之装置,其中,构成第1.及第2.电路之CMOS倒相电路分别由绝缘闸场效电晶体所构成,而形成第2.电路之输出信号之绝缘闸场效电晶体之大小尺寸,大于形成第1.电路之输出信号之绝缘闸场效电晶体之大小尺寸。6.如请求专利部份第1.项之装置,其中第1.电路系由位址缓冲电路所构成,第2.电路系由藉着位址缓冲电路所产生之位址信号所予以解码而形成供给于位址解码器之已解码信号之预解码器所构成。7.如请求专利部份第6.项之装置,其中又包括,藉着接受位址解码器所产生之选择信号而形成供给于记忆排之字线选择信号之字线驱动器,上述备用记忆具有被选择信号形成电路所产生之选择信号选择之字线,而选择信号形成电路响应于位址比较电路之输出信号,产生使字线驱动器停止动作之信号及驱动上述备用记忆之字线之信号。 |
