发明名称 DRAM ENERGY-EFFICIENT DYNAMIC DRAM CACHE SIZING
摘要 칩 멀티프로세서에서 DRAM 캐시의 에너지 소비를 감소하는 데 사용되는 동적 캐시 사이징(dynamic cache-sizing)에 관련된 시스템 및 방법을 포함하는 기술이 여기에서 일반적으로 설명된다. 동적 캐시 사이징은 DRAM 캐시의 리프레시 간격(refresh interval)을 조정하거나, DRAM 캐시의 웨이 파워 게이팅(way power-gating)과 리프레시 간격 조정을 조합함으로써 수행될 수 있다.
申请公布号 KR20160139000(A) 申请公布日期 2016.12.06
申请号 KR20167029564 申请日期 2014.03.29
申请人 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 发明人 솔리힌, 얀
分类号 G06F12/0895 主分类号 G06F12/0895
代理机构 代理人
主权项
地址