发明名称 在多线程处理器中的高速缓存器操作
摘要 描述了在多线程处理器中的高速缓存器操作。提供被称为路启用表的小存储器结构,其存储对n路组相联高速缓存器的索引。路启用表针对在n路组相联高速缓存器中的每个条目包括一个条目,且在路启用表中的每个条目被布置成存储线程ID。在路启用表中的条目中的线程ID是与被存储在n路组相联高速缓存器中的相应的条目中的数据项相关的线程的ID。在从n路组相联高速缓存器读取由索引参数识别的条目之前,在高速缓存器中的路基于当前线程ID和被存储在路启用表中的由同一索引参数识别的条目中的线程ID的比较而被选择性地启用。
申请公布号 CN106055490A 申请公布日期 2016.10.26
申请号 CN201610214946.7 申请日期 2016.04.08
申请人 想象技术有限公司 发明人 菲利普·戴
分类号 G06F12/121(2016.01)I;G06F12/0893(2016.01)I 主分类号 G06F12/121(2016.01)I
代理机构 北京安信方达知识产权代理有限公司 11262 代理人 陆建萍;郑霞
主权项 一种多线程处理器,包括:组相联高速缓存器(202),其包括被布置在多个路(206)中的多个高速缓存条目(205),每个高速缓存条目包括数据字段和标记字段;路启用表(210),其包括多个路启用表条目(212),每个路启用表条目相应于在所述组相联高速缓存器中的高速缓存条目并包括被布置成存储线程的线程ID的线程ID字段,所述线程与被存储在相应的高速缓存条目的所述数据字段中的数据项相关;以及硬件逻辑(214),其被布置成至少部分地基于当前线程ID和被存储在由索引参数识别的路启用表条目中的线程ID的比较来选择性地启用在所述组相联高速缓存器中的路。
地址 英国赫特福德郡