| 主权项 |
1.一种自复数个元件中选择一可变之元件顺序以实施一系列工作之电路,该电路包含:(a)用以储存元件辨识顺序之装置;(b)耦合于顺序储存装置之装置,以负载该顺序选择装置之元件辨识之顺序,该每一元件结识具有一値;(c)结合于顺序储存装置,以一界定串列之顺序存取储存于该顺序选择装置内之元件辨识之装置,其中该工作系由复数个元件内之至少一选定元件执行;(d)进行重覆的装置其中该元件辨识系自顺序储存装置所存取;(e)耦合于该顺序储存装置和复数个元件之装置,该装置系用以由复数个元件中选择至少一元件,让元件并由顺序储存装置所存取之元件辨识値辨识之;和(f)用以在一工作已由至少一选定元件完成时,指示予上述存取装置和重覆装置之装置。2.根据申请专利范围第1项之电路,进一步包括一使每一存取元件辨识値生效之装置。3.根据申请专利范围第1项之电路,进一步包括耦合于该顺序储存装置,以起始该顺序储存装置和指示装置之装置。4.根据申请专利范围第1项之电路,其中储存于顺序储存装置之元件结识系以其被负载相同之顺序存取之。5.根据申请专利范围第2项之电路,其中该重覆装置包括一电路,该电路可于下一元件辨识被存取之前重新负载该顺序储存装置内之每一已存取之元件辨识。6.根据申请专利范围第5项之电路,其中该顺序储存装置包含一先进先出(FIFO)电路,该电路具有一资料输入端,元件辨识由此负载于该FIFO电路,和一资料输出端,已输入之元件辨识由此处存取,让资料输出端系耦合于该资料输入端,以将每一被存取之元件辨识写回至资料输入端。7.一种由复数个元件中选择一可变之元件顺序,以执行一串列工作之方法,包含下列步骤:(a)将一元件辨识顺序载入一顺序储存装置,每一元件辨识各具有一値;(b)以一顺序存取储存于该顺序储存装置内之元件辨识,该顺序界定该工作由该复数元件内之至少一选定元件执行之串列;(c)重覆该顺序,其中元件辨识系由该顺序储存装置存取;(d)由该覆数元件中选择至少一元件,该元件由自顺序储存装置所存取之元件辨识値辨识;及(e)当一工作已由上述至少一选定元件完成时,指示予该存取装置和重覆装置。8.根据申请专利范围第7项之方法,进一步包括 使每一已存取之元件辨识値生效之步骤。9.根据申请专利范围第7项之方法,进一步包括起始顺序储存装置和指示装置之步骤10.一种使用于一次级储存副系统之可程式化记忆元件选择电路,让次级储存次系统包括一资料路径,复数个可选择之记忆器元件,上述元件各被耦合以在资料路径和一相对应且耦合于该次级储存副系统之多数个次级储存装置之一间传送资料,和一微处理器,让微处理器被耦合以在对应于当该可程式化记忆元件选择电路选择一可重覆之记忆元件顺序时,提供控制资料至可程式化记忆元件选择顺序电路,以在资料路径和上述复数个次级储存装置之串列之间传送资料,该电路包括:(a)可储存一记忆元件辨识顺序之可程式化装置;(b)耦合于顺序储存装置、以由顺序储存装置内之微处理器设定一记忆元件顺序之程式之装置,各该记忆元件辨识具有一値;(c)耦合于该顺序储存装置,以一顺序存取储存于该顺序储存装置内之记忆元件结识,该顺序系界定资料路径和资料区间串列被传送之路径间之记忆元件串列;(d)用以程式该已程式化顺序之装置,其中该记忆元件辨识系由顺序储存装置存取(e)耦合于该顺序储存装置和该复数个记忆元件装置,以由该种数个记忆元件中选择至少一元件,该元件系以由顺序储存装置存取之记忆元件辨识値辨识之;和(f)用以当一资料区间传送已完成时,指示予该存取装置和该重覆装置之装置。11.根据申请专利范围第10项之电路,进一步包括用以使每一被存取之记忆元件辨识値生效之装置。12.根据申请专利范围第10项之电路,进一步包括耦合于顺序储存装置,以起始该顺序储存装置和指示装置之装置。13.根据申请专利范围第10项之电路,其中储存于顺序储存装置之记忆元件辨识系以与其负载相同之顺序存取。14.根据申请专利范围第11项之电路,其中该重覆装置包括一电路,让电路可在下一记忆元件辨识被存取之前重新将每一已存取之记忆元件结识找人该顺序储存装置中。15.根据申请专利范围第14项之电路,其中储存于顺序储存装置包含一先进先出(FIF0)电路,此电路具有一资料输入端,记忆元件结识由此负成至FIFO电路中,和一资料输出端,被负载之记忆元件辨识由此被存取,该资料输出端系耦合于该资料输入端,以将每一已存取之记忆元件辨识写回至资料输入端。16.根据申请专利范围第10项之电路,其中该记忆元件辨识系以一位元特定格式储存于该顺序储存装置中。17.根据申请专利范围第10项之电路,其中该记忆元件结识系以一编码之记忆元件位址储存于顺序储存装置中,且其中该电路尚包括一解码每一已存取才记忆元件辨识解码装置,以选择一记亿元件。18.一种可程式化之记忆元件顺序储存电路,包括:(a)一FIFO储存电路,该电路具有一资料输入端和一由一多工器元件耦合于该资料输入端之资料输出端;(b)一由上述多工器电路结合于FIFO储存电路之资料输入端之资料滙流排,以将一多位元之元件辨识顺序载入上述FIFO电路内,每一元件辨识包括一位址値和至少一同位位元;(c)一耦合于FIFO储存电路之资料输出端之元件选择滙流排;(d)一耦合于FIFO储存电路之资料输出端之对等电路;(e)一种合于资料滙流排以计数一串列事件之计数电路,该计数电路在所计数之事件达到一预设値时产生一信号;及(f)一耦合于上述计数电路之侦测电路,该电路侦测由计数电路所产生之信号号,且对应地致使一元件结识由FIFO电路的资料输出端存取,其重新负载至FIFO电路之资料输入端,该被存取之元件辨识的位址値界定在元件选择滙流排上所选择之元件结识信号之型式。图示简单说明:图1所示为被以一典范之方式结合于本发明之可程式元件顺序选择电路之记忆元件之方块图;图2所示为本发明之可程式元件选择电路用于一次级储存次系统之较佳实施例之方块图;图3所示为本发明之顺序储存电路之典范的特定位元实施例之方块图;图4(a)-4(f)所示为本发明之使用4位元宽、16个元件之顺序储存电路之顺序选择程序,该电路具有用以串接地排列16个元件中之5个元件之解码找出;图5(a)-5(f)所示为本发明之顺序选择程序之另一实施例,其使用一9位元宽之位元特定顺序储存电路,以排列一九元件矩阵之不同元件组之顺序;和图6所示为用以实施本发明之可程式顺序选择程序之微处理器次流程之步骤流程图。 |
