发明名称 位元堆叠之相容输入/输出电路
摘要 本发明所阐述的为提供一种定位输入/输出电路组件的方法。这些组件系定位在半导体基板上。该半导体基板包括输入/输出以外之电路。每一输入/输出电路在处理含多数个位元资料字元中单一位元资讯。该方法包括步骤(1)将每一输入/输出电路分割成含相似功能之次组件的群;(2)将每一输入/输出电路组成垂直行的次组件,连接这些次组件以实施其功能;(3)将各该行邻接组成多数个行,相似次组件彼此相邻组成该相似次元件之列群;及(4)若需要时可在次组列群周围形成护卫环。
申请公布号 TW166828 申请公布日期 1991.08.21
申请号 TW079105287 申请日期 1990.06.27
申请人 万国商业机器公司 发明人 帕索坦塔卡潘岱;罗勃.保罗.马斯莱
分类号 H01L27/02 主分类号 H01L27/02
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种方法将多数个输入/输出电路的组件定位于半导体基板上,其另包含该输入/输出电路以外的电路,每一输入/输出电路处理多数个位元覃中之单一位元,该方法包含之步骤为:(1)将每一输入/输出电路分割为包括相似功能次组件的覃;(2)每一输入/输出电路组成垂直行的次组件,并连接该次组件以衆施其功能;(3)将具有相似灰组件的多数个行彼此紧邻相置以组成该相似次组件之列覃;及(4)在至少一该相似次组件列覃旁形成至少一护卫环。2.根据申请专利范围第1项之方法,其中步骤(1)包括将该次组件分割为驱动器接收器或静电保证功能的次组件覃。3.根据申请专利范围第1项之方法,其中步骤(1)包括将该次组件置于其他相似次组件行的相对的相似位置。4.根据申请专利范围第1项之方法,其中步骤(2)包括将该相似次组件紧邻包装组成该列鼙。5.根据申请专利范围第1项之方法,其中步骤(1)包插将适当之护卫环组合。6.根据申请专利范围第4项之方法,其中步骤(1)包括更包括根据输入/输出电路在位元鼙中的位元相对依置来置放该行中之每一行。7.根据申请专利范围第2项之方法;其中测定是否需要静电保护电路的步骤及,若否,即除去任何静电保护电路。8.一种方法将所有输入/输出电路的组件定位于半导体基板上,其另包含该输入/输出电路以外的电路,每一输入/输出电路处理多数个位元鼙中之单一位元,该方法包含之步骤为:(1)将输入/输出次组件电路组件与该另外电路之组件分开:(2)将每一输入/称出电路分割成组件覃,其中每一蕈包括多数个内接之次组件;(3)将输入/输出电路次组件组成垂直行的部份及连该次组件实施其功能;(4)将该垂直行垂直紧邻置放以每一位元组成输入/输出电路行,并连接该行部份;(5)将具有相似次组件的多数个彼此紧邻相置以组成该相似次组件之列鼙;及(6)在该至少一相似次组件列导旁形成至少一护卫环。9.根据申请专利范围第8项之方法,其中步骤(1)包括分割该次组件为驱动器接收器或静电护电路功能的组件裳。10.根据申请专利范围第8项之方法,其中步骤(1)包括将该次组件置于其他相似次组组组件行的相对的相似位置。11.根据申请专利范围第8项之方法,其中步骤(1)包括将该相似次组件紧邻包装组成该列鼙。12.根据申请专利范围第8项之方法,其中步骤(1)包括将适当之护卫环组合。13.根据申请专利范围第11项之方法,其中步骤(5)更包括根据输入/输出电路在位置中的位元相对位置未置放该行中之每一行。14.根据申请专利范围第9项之方法,其中步骤()包括测定是否需要静电保护电路的步骤及,若否,则除去任何静电保护电路。15.一置在积体电路半导体基板上之输入/输出电路包括其他电路,该输入/输出电路包含;一多数个行的电路组件,每一行代表所有输入/输出电路另件处理位元置中之单一资料位元;一多数个跨行定位的列,其所跨之行包括在该输入/输出电路中相似之装置;及至少一个护卫环包括至少该多个列中之一个。16.根据申请专利范围第15项之输入/输出电路裳,更包括定位之薄电保护电路装置,以提供整列装置之保护。
地址 美国