| 主权项 |
1﹒一种用来使反及塑闪光EEPROM的记忆单元得最佳的抹除作业之装置,该装置包括:一记忆字串,其具有一字元线、复数个字组线及复数个单元电晶体,该等电晶体具有分别与该等字组线相连之闸以及复数个串联在该字元线及接地电压之间的通道;一高电压供应装置,其连接在该字元线及该记忆字串之间以便产生一第一高电压;一字元线选择电晶体,其具有一连接于该高电压供应装置与该记忆字串之间的通道,同时具有一连接至字元线选择信号的闸;以及一抹除电压施加装置,其用以施加一第一电压至该字元线选择电晶体的闸上,同时在第一抹除作业时施加一抹除电压至该等单元电晶体之间上,再者施加一第二电压至某些选定的单元电晶体之闸上、施加一第三电压至该等选定的单元电晶体与该接地电压之间的一组选定之单元电晶体的闸上、施加一第二高电压至另一组选定之单元电晶体之闸上,该另一组单元电晶体介于字元线,该选定之单元电晶体及该字元线选择电晶体的闸之间、以及在第二抹除作业时施加该第一高电压至该选定之单元电晶体之吸极上。2﹒如申请专利范围第1项所述之用来使反及塑闪光EEPROM的记忆单元得到最佳抹除作业之装置,其中该第二电压系该选定之单元电晶体的临限电压。3﹒如申请专利范围第1项所述之用来使反及塑闪光EEPROM的记忆单元得到最佳抹除作业之装置,其中该高压电压电供应装置仅在该第二抹除作业时经由该定元线选择电晶体产生该第一高电压至该字元线。4﹒如申请专利范围第1或3项所述之用来使反及型闪光EEPROM的记忆单元得到最佳抹除作业之装置,其中该第二高电压的电位系等于或高于该第一高电压的电位。5﹒一种用来使具有被数个字组线及复数个字元线之EEPROM的记忆单元达到最佳抹除作业之装置,其包括:一高电压供应装置,其连接至该等字元线之每一个上以便产生一第一高电压;一字元线选择电晶体,其具有一端连接至第一高电压的通道同时具有一连接至一第二高电压之字元线选择信号之闸;一组未被选定之单元电晶体,其具有复数个与该字元选择电晶体之通道另一端串联的通道,同时具有复数个皆连接在该第二高电压的闸;一接地连接电晶体,其具有一端与接地电压相连之通道同时具有一与第三电压相连的闸;另一组未被选定的单元电晶体,其具有复数个另一端与该接地连接电晶体相连之通道,同时具有复数个皆连接至该第三电压的闸;以及一选定的单元电晶体,其具有一连接在该组未被选定的单元电晶体与该另一组未被选定的单元电晶体之间的通道,同时具有连接至一第二电压的闸。6﹒如申请专利范围第5项所述之装置,其中该第一及第三电压分别是该接地电压及电源电压。7﹒如申请专利范围第5项所述之装置,其中该第二电压是该选定的单元电晶体的临限电压。8﹒如申请专利范围第5项所述之,其中该第二高电压等于或高于该第一高电压。9﹒一种用来达成记忆单元之最佳抹除的方法,其用于一种具有复数个记忆字串的闪光EEPROM内,该等记忆字串具有一字元线、复数个字组线及复数个单元电晶体,该等电晶体具有被数个分别连接至该等字组线的闸以及复数个串联在该字元线与接地电压之间的通道,又该EEPROM具有复数个字串选择电晶体,该等电晶体连接在该等字元线与该等记忆字串之间,再者该EEPROM具有复数个连接在该等记忆字串与该接地电压之间的接地选择电晶体,另外该比FROM具有一第一高电压供应装置,该装置连接至该等字元线以便供应一第一高电压,该EEPROM进一步具有复数个字元线选择电晶体,该等电晶体具有复数个连接在该高压电供应装置与该记忆字串之间的通道,该方法包括:第一步骤:其用以施加一第一电压至该等字元线选择电晶体之闸上、施加一既定大小的抹除电压至该等单元电晶体之闸上以及施加一第三电压至该接地连接电晶体;第二步骤:其用以施加一第二高电压至该等字元线选择电晶体及该等字串选择电晶体之闸上、施加一第二高电压至该等字串选择电晶体与一选定的单元电晶体之间的一组未经选定的单元电晶体上、施加一第二高电压至该选定的单元电晶体之闸上、施加一第三电压至另一组介于该选定的单元电晶体、该等接地连接电晶体与该等接地连接电晶体的闸之间的未被选定之单元电晶体上。10﹒如申请专利范围第9项所述之一种用来达成记忆单元之最佳抹除的方式,其中该二步骤进一步包括:初始步骤:其用以施加该第三电压至该等接地连接电晶体之闸上、施加该第二电压至该第一个经选定且与该等接地连接电晶体相邻之单元电晶体上、施加该第二高电压至该等字元线选择电晶体与字串选择电晶体之闸上,同时将该第二高电压施加至该组介于该第一选定的单元电晶体与字串选择单元电晶体之间的未经选定的单元电晶体之间上;终极步骤:其用以施加该第三电压至该等接地连接电晶体之闸上、施加该第二电压至该选定的单元电晶体之闸上、施加该第二高电压至该另一组介于该选定的单元电晶体与该接地连接电晶体之间的单元电晶体之问上,同时施加该第二高电压至该等字元线选择电晶体及该等字串选择电晶体之闸上。11﹒如申请专利范围第9或10项所述之一种用来达成记忆单元之最佳抹除的方法,其中该第二电压是该第一选定的单元电晶体之临限电压。12﹒如申请专利范围第9或10项所述之一种用来达成记忆单元之最佳抹除的方法,其中该第二高电压至少等于或高于该第一高电压。图示简单说明第1A图显示习知反及型闪光记忆体中字串单元的等效电路;习知电路的抹除、写入及读出的方法;第1C图系一图形,其显示第1A图中被抹除过的以及程式化的单元之电流一电压特性;第10图系一图形,其显示第1A图中被抹除单元的临限电压之分布;第2A图显示本发明之反及型非依电性记忆体中字串单元的等效电路;第2B图系一表,其显示本发明之单元的抹除、写入及读出之方法;第2C图系一图形,其显示第2A图中电流源的电流一电压特性;第2D图系一图形,其显示第2A图中主要抹除单元的电流一电压特性;第2E图系一图形,其显示第2A图中主要抹除单元的临限电压之分布;第2F图显示第2A图中第二抹除步骤执行时某选定单元的等效电路;第2C图系一图形,其显示次要抹除单元之临限电压的分布;第3图系本发明之示意图;以及第4图系本发明之电路的电压状态图。 |
