| 主权项 |
1﹒一种低消耗功率串进式可抹除可程式化非挥发性记忆体,系一结合双工作电压、串进串出式、低工作电流之可抹除可程式化记忆体,其包括有:一指令暂存及解码器,其输入端连接于外部资料输入端,用以接收外部之指令码及资料码,该指令暂存及解码器接收指令码之后,将之解码以产生所需要之写入、读出之控制信号,指令暂存及解码器之输出端具有一读耳模式控制信号端及一写入模式控制信号端,且其具有一列位址输出信号端连结于位址解码器之列位址输入信号端,其中之读取模式控制信号端系同时连接至感测放大器及输出缓冲器中,作为读取模式之控制信号之用,而写入模式控制信号端则系连接于资斜暂存器中,作为资料写入模式之控制信号之用;一资料暂存器,其资料输入端连接于前述资料输人端,以将资料输入端送来之资料予以暂存之用,其写入模式控制信号端是由指令暂存及解码器之写入模式控制信号端所控制;一控制电路,其依据指令暂存及解码器所产生之读写控制信号,以完成记忆体之正确读写动作,该控制电路可接收晶片致能信号,而藉由时序基准输入端接收外部之系统时脉,控制电路复经由行位址输出信号端而将行位址送至位址解码器之行位址输入信号端;一位址解码器,其经由行位址输入信号端由控制电路之行位址输出仩号端接收行位址之信号;而终由列位址输入信号端来接收指令暂存及解码器之列位址输出信号端之列位址信号;前述之行、列位址信号解位址解码器之解码之后,由其列行位址解码输出信号端送出解码后之信号,并将之送至本体记忆体之位址输入信号端;一写入电路,主要在提供不同的高电压信号,给各相关电路以完成资料之写入动作,其写入电压输入信号端系连接外部之写入电压,其电压将经由写入电路之电压输出端送至位址解码器之写入电压输入端,而该写入电路另亦具有一位元线高压控制信号端连接至资料暂存器之写入模式下位元线之高压输入信号端;一本体记忆体,其系一具有可抹除可程式化之特性,其记忆体具有一位址输入信号端及一资料写入/读出端:一感测放大器,用以检测并放大该本体记忆体的输出信号,其具有一读取模式控制信号端、一信号输出端、一信号输入端,其中之信号输出端所输出之信号将被送至输出缓冲器之资料输入端,以便由输出缓冲器之资料输出端送出;一输出缓冲器,本体记忆体的输出信号经感测放大器之检测之后,再经由此一缓冲级将资料输出,并据以推动输出端之负载;一倍压电路,主要供给本体记忆体于低电压工作状态读取资料时,所需之两倍电压源。2﹒如申请专利范围第1项所述之低消耗功率串进式可抹除可程式化非极发性记忆体,其资料的写入及读出系利用一串的指令码来完成,信令码的格式系如下:<启浆位元+运算码+位址码+资料码﹒3﹒如申请专利范围第1项所述之低消耗功率串进式可抹除可程式化非挥发性记忆体,其资料的写入及读出系利用一内建的位元计数器将资斜从由串列的方式来完成。4﹒如申请专利范围第1项所述之低消耗功率串进式可抹除可程式化非挥发性记忆体,其在低压读取资料时,系利用一内建的倍压器来完成。图示简单说明:图一系本创作之电路架构图;图二系本创作之写入时,图一各相关节点之时序图;图三系本创作之读取时,图一各相关节点之时序图。图四系本创作之倍压电路之方块图;图五系显示本创作如何达成一次只写入、读取一个位元(bit)资料之功能方块图。 |
