| 主权项 |
1.一种直接可写上的、单细胞记忆元件,含有:一个定义一个单细胞记忆元件的大容量记忆材料,该记忆材料包括至少一种硫族元素化物和至少一种过渡金属,以及该记忆材料的特性是(1)至少二个电可侦测电阻値(2)在该可侦测値之一上设定反映选定的输入信号的能力以便将数据储存容量提供给该的单细胞;应用一个输入信号将该记忆材料设定至选定的电阻値之装置;该输入装置含有二个隔开的排列接触点,该二个接触点提供用以读出储存的资料及写资料至该记忆材料的接头;以及可调整的记忆材料之该单细胞,不论该材料先前设定至何値,皆可藉由该选定的输入信号而设定一个需要的电阻値,以及设定信号结束后该材料具有维持该设定値的能力。2.根据申请专利范围第1项之记忆元件,其中该硫族元素是选自Te和Se之混合物。3.根据申请专利范围第2项之记忆元件,其中该硫族元素是Te和Se之混合物。4.根据申请专利范围第1项之记忆元件,其中该至少一种过渡金属是选自含有Cr、Fe和Ni的元素族及其混合物或合金。5.根据申请专利范围第4项之记忆元件,其中该至少一种过渡金属是Ni。6.根据申请专利范围第1项之记忆元件,其中一种或更多种元素是组成分级至整个记忆材料容量以便降低设定电阻漂移。7.根据申请专利范围第1项之记忆元件,其中该记忆材料额外地包括一种或更多种选自含有Ge、Sb、Bi、Pb、Sn、As、S、Si、Bi、P、O的元素族之元素及其混合物或合金。8.根据申请专利范围第2项之记忆元件,其中该记忆材料包括比例为(TeC_aCGeC_bCSbC_100-(a+b)C)C_cCTMC_100-cC的Te、Ge、Sb和一种过渡金属,其中下标是总数100%构成元素之原子百分比,其中TM是一种或更多种过渡金属;和aC,5C,和90C。9.根据申请专利范围第7项之记忆元件,其中48C和8。10.根据申请专利范围第8项之记忆元件,其中该一种或更多种过渡金属是选自Cr、Fe、Ni之元素族及混合物或合金。11.根据申请专利范围第10项之记忆元件,其中该一种或更多种过渡金属包括Ni。12.根据申请专利范围第8项之记忆元件,其中一种或更多种过渡金属系组成分段记忆材料之容量以便降低设定电阻漂移。13.根据申请专利范围第3项之记忆元件,其中该记忆材料包括比例为(TeC_aCGeC_bCSbC_100-(a+b)C)C_cCTMC_dCSeC_100-(c+d)C的Te、Ge、Sb、Se和一种过渡金属,其中下标是总数100%构成元素之原子百分比,其中TM是一种或更多种过渡金属;和aC,5C,80C,和0.5C。14.根据申请专利范围第13项之记忆元件,其中48C和8。15.根据申请专利范围第13项之记忆元件,其中一种或更多种过渡金属是选自含有Cr、Fe、Ni的元素族及混合物或合金。16.根据申请专利范围第15项之记忆元件,其中该过渡金属是Ni。17.根据申请专利范围第13项之记忆元件,其中一种或更多种元素是组成组成分段于记忆材料容量以便降低设定电阻漂移。18.根据申请专利范围第1项之记忆元件,其中该记忆材料容量是操作地安置于一个孔内。19.根据申请专利范围第18项之记忆元件,其中该孔之直径系小于约1微米。20.根据申请专利范围第1项之记忆元件,其中设定上述记忆材料至一个需要的电阻値的上述选定的电输入信号是至少为一个选定的电压、电流和持续时间的一个脉冲。21.根据申请专利范围第20项之记忆元件,其中该记忆材料可藉由一个约100和约500毫微秒之间的选定的脉冲持续时间而设定至一个低电阻値,脉冲持续时间系使用一个约1和约2伏特之间的脉冲电压及一个约0.5和约1毫安培之间的脉冲电流。22.根据申请专利范围第20项之记忆元件,其中该记忆材料可藉由一个约30和约50毫微秒之间的选定的脉冲持续时间而设定至一个高电阻値,脉冲持续时间系使用一个约2和约3伏特之间的脉冲电压及一个约0.75和约5毫安培之间的脉冲电流。23.根据申请专利范围第20项之记忆元件,其中该选定的输入信号包括一个多数能量脉冲,以及一个回馈系统系为了引入额外的脉冲而提供,以确定该记忆元件是设定在需要的电阻値。24.根据申请专利范围第23项之记忆元件,其中在该回馈系统中的该多数能量脉冲是小于约500毫微秒。25.根据申请专利范围第1项之记忆元件,其中该记忆材料容量和该接触点形成以便定义薄膜材料之一个矩阵列阵。26.根据申请专利范围第25项之记忆元件,其中在该列阵中的每一个记忆元件系藉由薄膜绝缘装置而在列阵中可定位址地与其它记忆元件分隔开。27.根据申请专利范围第26项之记忆元件,其中薄膜记忆元件与绝缘装置之结合定义出直接可定位址的高密度记忆层的一种三维多级列阵。28.根据申请专利范围第1项之记忆元件,其中该记忆材料容量之该厚度系从约100埃至5000埃。29.根据申请专利范围第28项之记忆元件,其中该记忆材料容量之该厚度是约1500埃。30.根据申请专利范围第1项之记忆元件,其中该二个分开排列的接触点之每一个皆包括一个碳材料薄膜层。31.根据申请专利范围第30项之记忆元件,其中该二个分开排列的接触点之每一个皆包括一个钼材料薄膜层。32.根据申请专利范围第30项之记忆元件,其中该薄膜碳系起始为无定形态,以及在一个起始形成/转换期之后,该无定形薄膜碳材料开始结晶。图1是说明一个积体电路之一部份的片断横截面图,上述电路描画出本发明之第一较佳具体实施例之一个电可擦拭的且直接可写上多级记忆结构。图2是说明图1积体电路结构之一部份的上平面示意图。图3是说明结合图1之积体电路结构之记忆元件的绝缘元件之一部份X-Y矩阵列阵之电路示意图。图4是说明具有本发明之积体记忆矩阵的单晶半导体基材之图解表示,如同图1描画的,积体记忆矩阵系放置于电联系一个位址/驱动器/译码器有效地附着于其上的积体电路集成电路片。图5是一个形成本发明之记忆元件之主成份的Ge:Sb:Te合金系统之三元相图,上述相图显示这些元素之不同混合物分离于快速固化的多重相。图6描画与二元Ge-Te原子结构一样的图5之三元合金Ge-Sb-Te系统之层状原子结构,以说明系统之各方异向结构。图7是大容量记忆材料的循环寿命数据之一个图解,此记忆材料具有一个少量的(TeC_55CGeC_22CSbC_22C)C_90CNiC_5CSeC_5C化学组成和特别地描绘出标在纵座标的装置电阻对标在横座标的写/擦循环数目。图8是本发明之记忆材料的一个数据图解,此记忆元件具有一个少量的(TeC_56CGeC_22CSbC_22C)C_90CNiC_5CSeC_5C化学组成(即改质材料)和一个包括大容量记忆材料的记忆元件,大容量记忆元件具有一个少量的TeC_56CGeC_22CSbC_22C化学组成(即标准材料),此图解特别地描绘出标在纵座标的保存时间数据对标 |
