| 主权项 |
1.一种凹沟型浮动闸快闪记忆体制法,包括:一在矽层上成长一垫层氧化层之步骤;一第一复晶矽层沈积及光罩蚀刻形成间膈之块状复晶矽层之步骤;一化学气相沈积形成高厚度氧化层及非均向性蚀刻以使氧化层转变为附着在块状复晶矽层之氧化侧壁层之步骤;一对矽层位置进行垂垂沟道之蚀刻步骤;一去除前述块状复晶矽层之步骤;一直接利用氧化侧壁层为植入挡止材料,进行源泄极区离子植入,以在沟道内底部及在相邻氧化侧壁层间分别形成N+泄极区及N+源极区之步骤;一蚀刻去除氧化侧壁层及垫层氧化层之步骤;一成长薄厚度之隧道氧化层步骤;一沈积/掺杂形成第二复晶矽层之步骤;一均向性蚀刻该第二复晶矽层以转变为附着在沟道内直壁面之侧壁层的步骤;及一沈积形成介电质层及沈积/掺杂形成第三复晶矽层与实施字元线光罩令第三复晶矽层形成各别字元线之步骤;藉以形成一种垂直沟道型式之浮动闸极及垂直型式之快闪电晶体通道区之快闪记忆体构造。2.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该垫层氧化层之厚度在100-100 范围者。3.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该第一复晶矽层之沈积厚度在2000-8000者。4.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该氧化层之沈积厚度在2000-8000 者。5.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该沟道之蚀刻深度在2-0.8微米范围者。6.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该源泄极离子植入之能量及剂量分别为30-l00KeV、1-8xl015/cm2者。7.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该薄厚度之隧道氧化层之厚度为在80-150范围者。8.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中在该成长隧道氧化层之际,则在对应于源泄极区上方自然形成较厚氧化层,其厚度为在200-600 。9.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该第二复晶矽层之厚度为1000-4000 范围者。10.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该介电质层之厚度约在200A 范围者。11.如申请专利范围第1项所述之凹沟型浮动闸快闪记忆体制法,其中该第三复晶矽层之厚度为2000-5000 范围者。12.一种凹沟型浮动闸快闪记忆体构造,包括:在矽层上形成有间隔纵向沟道;在各沟道及晶片表面形成有薄厚度之隧道氧化层;在凹入矽层适当深度之纵向沟道内侧壁位置之浮动闸极;在纵向内底部及在相邻沟道上表面中央形成有厚氧化层之构造及在厚氧化层下方形成有泄极区及源极区;在沟道之浮动闸极与晶片上表面形成有介电质层;及在介电质上表面形成有复晶矽字元线;据以构成一以沟道界定形成垂直通道区之快闪记忆元构造者。13.如申请专利范围第12项所述之凹沟型浮动闸快闪记忆体构造,其中该第一复晶矽层之厚度在2000-8000 者。14.如申请专利范围第12须所述之凹沟型浮动闸快闪记忆体构造,其中该沟道之深度在0.2-0.8微米范围者。15.如申请专利范围第12项所述之凹沟型浮动闸快闪记忆体构造,其中该薄厚度之隧道氧化层之厚度为在80-150范围者。16.如申请专利范围第12项所述之凹沟型浮动闸快闪记忆体构造,其中在该于源泄极区上方之厚氧化层厚度为在200-600 者。17.如申请专利范围第12项所述之凹沟型浮动闸快闪记忆体构造,其中该第二复晶矽层之厚度为1000-4000 范围者。18.如申请专利范围第12项所述之凹沟型浮动闸快闪记忆体构造,其中该介电质层之厚度约在200 者。19.如申请专利范围第12项所述之凹沟型浮动闸快闪记忆体构造,其中该第三复晶矽层之厚度为在2000-5000范 |
