| 主权项 |
1.一种分离闸极快闪记忆单元的制造方法,适用于一半导体基板制作分离闸极快闪记忆单元,而上述分离闸极快闪记忆单元的制造方法包括下列步骤:于上述半导体基板上依序形成隧穿绝缘物及第一导电层;于上述第一导电层上的既定位置上形成遮蔽物,用以界定上述分离闸极快闪记忆单元的通道全长;以上述遮蔽物为罩幕,对上述导电层施行蚀刻,而形成上述分离闸极快闪记忆单元的漂浮闸极,同时于上述标浮闸极的两侧且于上述遮蔽物下形成有空间;以上述遮蔽物为罩幕,掺植杂质至上述半导体基板,而分别形成上述分离闸极快闪记忆单元之浓掺植的汲极区和源极区;去除上述遮蔽物;以上述漂浮闸极为罩幕,于上述汲极区侧掺植杂质至上述半导体基板,而于上述漂浮闸极与上述汲极区之间的半导体基板形成淡掺植区;于上述半导体基板及漂浮闸极上形成闸间介电层;以及于上述闸间介电层上形成第二导电层,并使上述第二导电层形成上述分离闸极快闪记忆单元的控制闸极。2.如申请专利范围第1项所述之分离闸极快闪记忆单元的制造方法,其中,上述遮蔽物为氮化物、氧化物及磷矽玻璃中之一者。3.如申请专利范围第2项所述之分离闸极快闪记忆单元的制造方法,其中,上述第一导电层及第二导电层为复晶矽。4.如申请专利范围第3项所述之分离闸极快闪记忆单元的制造方法,其中,上述闸间介电层为氧化物-氮化物-氧化物结构。5.如申请专利范围第1.2.3或4项所述之分离闸极快闪记忆单元的制造方法,其中,以等向性蚀刻对上述第一导电层施行过蚀刻,而形成上述漂浮闸极。6.一种分离闸极快闪记忆单元的构造,适用于一半导体基板制作分离闸极快闪记忆单元,而上述分离闸极快闪记忆单元的构造包括:二浓掺植区,形成于上述半导体基板,而分别形成上述分离闸极快闪记忆单元的汲极区和源极区,同时于上述汲极区和源极区之间形成上述分离闸极快闪记忆单元的通道区;一隧穿绝缘物,形成于上述半导体基板上;一漂浮闸极,形成于上述通道区中间部份的隧穿绝缘物上,而使上述漂浮闸极的两侧分别与上述汲极区和源极区离一既定距离;一淡掺植区,形成于上述漂浮闸极与上述汲极区之间的上述通道区,且上述淡掺植区邻接上述汲极区;一闸间介电层,形成于上述隧穿绝缘物及漂浮闸极上;以及一控制闸极,形成于上述闸间介电层上。7.如申请专利范围第6项所述之分离闸极快闪记忆单元的构造,其中,上述漂浮闸极及控制闸极为复晶矽。8.如申请专利范围第6或7项所述之分离闸极快闪记忆单元的构造,其中,上述闸间介电层为氧化物-氮化物-氧化物结构。第1图系显示习知分离闸极快闪记忆单元的上视示意图;第2图系显示沿着第1图中Ⅱ-Ⅱ线所取的剖面图;第3图系显示第2图的电路图;第4图系显示美国第4868629号专利案的剖面图;第5图系显示美国第4949140号专利案的剖面图;以及第6图系显示用以说明 |
