| 主权项 |
1. 一种在积体电路的制造中不会有不想要的沉淀之形成钨插头(tungsten plug)之金属喷镀法,其包括了:提供半导体装置结构于一半导体基质之内及之上;提供一绝缘层盖住该半导体装置结构,其中一接触孔被打通穿过一绝缘层到达该半导体基质;一致地涂覆一黏合层在该绝缘层的表面上及该接触开口之内;涂覆一层钨在该黏合层上;回蚀该层钨只留下钨于该开口内以形成该钨插头,其中该回蚀留下了不纯物质于该黏合层的表面上;用一湿的化学蚀刻去除该等沉淀;对该基质作后处理,其中该后处理防止该等沉淀的进一步形成;在该钨插头及该黏合层之上涂覆一第二金属层以完成在一积体电路的制造中不会有不想要的沉淀之钨插头金属喷镀法。2. 如申请专利范围第1项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的氮化钛覆盖在一层厚度介于400至800埃之间的钛金属层上所组成。3. 如申请专利范围第1项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的氮化钛所组成。4.如申请专利范围第1项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的钛钨合金所组成。5. 如申请专利范围第1项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的钛钨合金覆盖在一层厚度介于400至800埃之间的钛金属层上所组成。6. 如申请专利范围第1项所述之方法,其中该层钨是用SF6及N2在一介于200至400mTorr之间的压力,介于150至500瓦特之间的能量及介于20至60℃之间的底电极(bottomelectrode)温度的条件下被回蚀刻,其中氟沉淀物被留在该黏合层的表面上。7. 如申请专利范围第1项所述之方法,其中该湿的化学蚀刻包含在一氢氟酸溶液中浸30至60秒。8. 如申请专利范围第1项所述之方法,其中该湿的化学蚀刻包含在一氢氧化铵与过氧化氢的溶液中浸1至3分钟。9. 如申请专利范围第1项所述之方法,其中该后处理包含以一介于每平方公分5的15次方至6的15次方个原子的氩离子剂量及20至30KeV的能量喷溅该基质30至50秒。10.一种在积体电路的制造中不会有不想要的沉淀之形成钨插头之金属喷镀法,其包括了:提供半导体装置结构于一半导体基质之内及之上;提供一绝缘层盖住该半导体装置结构,其中一接触孔被打通穿过一绝缘层到达该半导体基质;一致地涂覆一黏合层在该绝缘层的表面上及该接触开口之内;涂覆一层钨在该黏合层上;回蚀该层钨只留下钨于该开口内以形成该钨插头,其中该回蚀留下了不纯物质于该黏合层的表面上;用一湿的化学蚀刻去除该等沉淀;以氩离子对该基质作喷溅处理,其中该喷溅处理防止该等沉淀的进一步形成;在该钨插头及该黏合层之上涂覆一第二金属层以完成在一积体电路的制造中没有不想要的沉淀之钨插头金属喷镀法。11. 如申请专利范围第10项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的氮化钛覆盖在一层厚度介于400至800埃之间的钛金属层上所组成。12. 如申请专利范围第10项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的氮化钛所组成。13. 如申请专利范围第10项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的钛钨合金所组成。14. 如申请专利范围第10项所述之方法,其中该黏合层是由一层厚度介于600至1200埃之间的钛钨合金覆盖在一层厚度介于400至800埃之间的钛金属层上所组成。15.如申请专利范围第10项所述之方法,其中该层钨是用于SF6及N2在一介于200至400mTorr之间的压力,介于150到500瓦特之间的能量及介于20至60℃之间的底电极温度的条件下被回蚀刻,其中氟沉淀物被留在该黏合层的表面上。16. 如申请专利范围第10项所述之方法,其中该湿的化学蚀刻包含在一氢氟酸溶液中浸30至60秒。17. 如申请专利范围第10项所述之方法,其中该湿的化学蚀刻包含在一氢氧化铵与过氧化氢的溶液中浸1至3分钟。18. 如申请专利范围第10项所述之方法,其中该氩离子是以一介于每平方公分5的15次方至6的15次方个原子的剂量及20至30KeV的能量被喷溅30至50秒。图示简单说明: |
