| 主权项 |
1.一种交流"C"耦合之信号整形电路,包含:许多增益级AC耦合至一,输入信号,该许多增益级具有高通特征;一比较器耦合至诸增益级之轮出;以及一低通泸波器耦合至比较器,以限制比较器之输出变动速率。2.根据申请专利范围第1项之AC耦合信号整形电路,另包含一耦合至比较器之输出之施密特触发器。3.根据申请专利范围第2项之AC耦合信号整形电路,其中许多增益级包含全微分运算放大器。4.根据申请专利范围第3项之AC耦合信号整形电路,其中全微分运算放大器包含:一输入电容器连接至输入信号;一运算放大器连接至输入电容器;一反馈电容器连接至运算放大器以置定增益;以及一切换电容器以置定运算放大器之时间常数及操作点。图示简单说明:图1为包括本发明之积体电路SMART元件之接脚布局图。图2为图1之积体电路元件之结构方块图。图3为图2之类比处理机22之示意图。图3a为图2之高滤波器221第一实施例之示意图。图3b为图2之高滤波器221第二实施例之示意图。图3c为图2之高滤波器221第三实施例之示意图。图3d为图2之高滤波器221第四实施例之示意图。图4为图2之同步器/计数器24之示意图。图5为时序图,示数据取样。图6为本发明处理机核心之方块图。图7为图2之IC 20之功能方块图。图8为例示一在数据发射系统构形为发射机之IC 20及另一构形为接收机之IC 20之图。图9为定时图,例示图8之发射机之数据流发射。图10为先前技艺图,例示数据流之发射。图11为流程图,例示接收机存取许可。图12为流程图,例示发射机锁。图13为例示40位元码分为各为8位元之5位元组。图14为先前技艺图,例示一供信号整形之自偏压比较器。图14为先前技艺图,例示一在比较器之前,供信号整形之放大器级。 |
