| 主权项 |
1.一种用于流体控制之可规划电路,它包含:一接收讯号线,接收串列资料输入;一传输讯号线,传送串列资料输出;第一及第二控制讯号线,分别接收第一及第二控制讯号;第三及第四控制讯号线,分别提供第三及第四控制讯号;一包含一第一组二个使用者规划字元之第一暂存器,该第一组之二个使用者规划字元代表一停止串列资料传输命令;一包含一第二组二个使用者规划字元之第二暂存器,该第二组之二个使用者规划字元代表一重新开始串列资料传输命令;以及一连接该接收讯号线,该传输讯号线,该第一、第二、第三及第四控制讯号线以及该第一及第二暂存器之控制电路,它用于(i)当在该第一控制讯号线上收到该第一控制讯号时,在该传输讯号线上传送该第一组二个使用者规划字元之一或多个字元;(ii)当在该第二控制讯号线上接收到该第二控制讯号时,在该传输讯号线上传送该第二组二个使用者规划字元之一或多个字元;(iii)当在该接收讯号线上接收到该第一组二个使用者规划字元之一或多个字元时,设定该第三控制讯号;以及(iv)当在该接收讯号线上接收到该第二组二个使用者规划字元之一或多个字元时,设定该第四控制讯号。2.依据申请专利范围第1项所述之可规划电路,其中该控制电路包含一可规划选择电路,它用于(i)指示是否将使用各该第一及第二组二个使用者规划字元之一或多个字元产生该第三及第四控制讯号,以及(ii)指示是否在各该接收及传输讯号线上致能可规划之流量控制。3.一种用于可规划流量控制之方法,它包含:在一接收讯号线接收串列资料;在一传输讯号线传送串列资料;在一第一暂存器内储存一第一组二个使用者规划字元,该第一组之二个使用者规划字元代表一停止串列资料传输命令;在一第二暂存器内储存一第二组二个使用者规划字元,该第二组之二个使用者规划字元代表一重新开始串列传输命令;以及当在一第一控制讯号线上接收到一第一控制讯号时,在该传输讯号线上传送该第一组二个使用者规划字元之一或多个字元;当在一第二控制讯号线上接收到一第二控制讯号时,在该传输讯号线上传送该第二组二个使用者规划字元之一或多个字元;当在该接收讯号线上接收到该第一组二个使用者规划字元之一或多个字元时,设定一第三控制讯号;以及当在该接收讯号线上接收到该第二组二个使用者规划字元之一或多个字元时,设定一第四控制讯号。4.依据申请专利范围第3项所述之可规划流量控制方法,其中在一可规划选择电路更包含下列步骤:(i)指示是否使用各该第一组及第二组二个使用者规划字元之一或多个字元产生该第三及第四控制讯号,以及(ii)指示是否在各该接收及传输讯号线上致能可规划之流量控制。5.一种用于通用非同步接收器一发射器UART)之控制电路,该UART电路包含一钟讯产生器电路,该控制电路包含:一接收一时钟讯号,一重置讯号及一代表时基之资料项之计数器电路,该计数器电路(i)在收到该重置讯号时载入该资料项作为一计数値,(ii)在该时钟讯号之每一变化递增该计数値,以及(iii)当该计时値等于一预设値时设定一控制讯号;一侦测器电路,连接该电路以提供该计数器电路该重置讯号,该侦测器电路在侦测到数个预设状况其中之一时会设定该重置讯号;以及一连接之电源电路,接收该控制讯号并连接至该UART之该钟讯产生器电路,该电源电路在该控制讯号不再设定时,致能该钟讯产生器电路,而在该控制讯号设定时,除能该钟讯产生器电路。6.一种控制一通用非同步接收器一发射器(UART)电路之方法,该UART电路包含一钟讯产生器电路,该方法包括下列步骤:当收到一重置讯号时载入一作为计数値之资料项至一计数器电路;在一时钟讯号之每一变化递减该计数値;当该计数値等于一预设値时,设定一控制讯号;提供一侦测器电路,连接该电路提供该计数器电路该重置讯号,该侦测器电路在侦测到数个预设状况其中之一时会设定该重置讯号;以及提供一电源电路,连接该电路以接收该控制讯号并与该UART之该钟讯产生器电路连接,该电源电路在该控制讯号不再设定时,致能该钟讯产生器电路,而在该控制讯号设定时,除能该钟讯产生器电路。7.一种用于增加由一鲍率产生器产生之钟讯频率数目之电路,它包含:一输入电路,接收一外部参考时钟讯号,并提供一第一内部参考时钟讯号,该讯号有一源自该外部参考时钟讯号之一第一频率;一频率除法电路,接收该第一内部参考时钟讯号以产生一第二内部参考时钟讯号,该讯号有一预设之次倍于该第一频率之一第二频率;一控制讯号线,接收一控制讯号;一多工器电路,接收该第一及第二内部参考时钟讯号以及该控制讯号,提供一第三内部参考时钟讯号,该第三内部参考时钟讯号具有一根据该控制讯号之逻辑状态选自该第一及第二内部参考时钟讯号之该第一频率及第二频率之一第三频率;以及将该鲍率产生器连接至该多工器电路之装置,使该鲍率产生器接收该第三内部参考时钟讯号并产生一频率次倍于该第三频率之鲍率。8.一种用于增加由一鲍率产生器产生之钟讯频率数目之方法,它包含:接收一外部参考时钟讯号,以及提供一第一内部参考时钟讯号,它具有一源自该外部参考时钟讯号之第一频率;除以该第一频率以产生一第二内部参考时钟讯号,它有一预设之次倍于该第一频率之一第二频率;接收一控制讯号;提供一多工器电路,该多工器电路接收该第一及第二内部参考时钟讯号以及该控制讯号并提供一第三内部参考时钟讯号,该第三内部参考时钟讯号具有一根据该控制讯号之逻辑状态选自该第一及第二内部参考时钟讯号之该第一及第二频率之一第三频率;以及提供该鲍率产生器该第三内部参考时钟讯号以产生一频率次倍于该第三频率之鲍率。9.一种提供软体流量控制之电路,它包含:一接收器,经由一第一通讯线接收一第一字元字串;一发射器,经由一第二通讯线传送一第二字元字串;一暂存器,储存该第一字元字串之一第一字元;一比较器,比较该第一字元字串之一第二字元与各组预设之二字元控制序列之一字元,该第二字元系跟在该第一字元字串之该第一字元之后;一状态机器,当在该比较器发生二连续之成功比较时,产生一第一控制讯号指示接收到一该预设二十字元控制序列;以及在该第二字元字串中插入一个二字元控制序列以便在该发射器传送之装置。10.依据申请专利范围第9项所述之电路,其中该用于插入之装置包含:一多工器,接收该第二字元字串及该预设二字元控制序列组作为输入资料,该多工器自该等输入资料选择一输出字组至该发射器;以及一状态机器,依据该第一控制讯号产生控制讯号选择该输出字组。11.依据申请专利范围第9项所述之电路,其中该用于插入之装置接收一第二控制讯号作为一输入,指示是否在一先进先出(FIFO)记忆体中之资料超过一预设临界値。图示简单说明:第一a图显示分别在二电脑系统100a及100b中之本发明实施例UART 101a及UART101b,其中UART 101a工作在STD模式下,而UART 101b工作在PC模式。第一b图显示一实现本发明之一UART之积体电路的方块图150。第二图显示在PC模式下由设定讯号S0,S1,S2之逻辑値可选择八种可能的埠位址,COMM埠及中断请求线设定之组合。第三图显示由设定位址位元A0,A1,A2选择暂存器及软体流量控制字元存取之关系图。第四a及四b图分别显示在传输及接收FIFO中可选择之触发値,当到达该触发値时会对CPU产生一中断。第五图显示当使用一7.372 MHz晶体作为参考输入讯号时,在本发明UART之BAUDOUT输出端所产生之鲍率。第六图显示一依据本发明之频率除数之实现电路600。第七图显示一依据本发明之睡眠模式逻辑之实现电路700。第八a图显示一依据本发明之软体流量控制逻辑电路之实现电路800。第八b图显示本实施例提供之软体流量控制方式,其范围从传收双方均无流量控制至完整之二位元组匹配软体流量控制。第九图显示本输入之六个优先中断,以及当中断产生时,在资料滙流排D0-D7上之对应位元値。 |
