积体电路保护层的蚀刻方法

摘要

一种积体路保护层的蚀刻方法：首先，矽半导体晶圆上形成金氧半场效电晶体、第一层金属连线以及保护层，接着，利用微影技术定义出焊垫的光阻图案后，再利用电浆蚀刻技术部份蚀刻去除所述保护层打开焊垫接触窗以露出由铝矽铜合金构成之焊垫，最后再去除光阻即可。本发明之重点是在于以两阶段方式对保护层进行蚀刻，第一阶段系以均向性的电浆蚀刻将所述保护层表层去掉，其电浆反应气体是 He 和NF3 的混合气体，而第二阶段系以非均向性的电浆蚀刻将剩下的所述保护层底层去掉，其电浆反应气体是CF4、CHF3和SF6的混合气体。

主权项

1.一种积体电路保护层的蚀刻方法,系包含下列步骤:(a)在半导体基板上形成金属连线;(b)形成一层保护层于整个半导体基板表面;(c)定义出焊垫(bonding pad)的光阻图案;以及(d)利用两阶段电浆蚀刻,将所述保护层部份蚀刻以打开焊垫接触窗,第一阶段是利用均向性蚀刻,而第二阶段是利用非均向性蚀刻。2.如申请专利范围第1项所述之积体电路保护层的蚀刻方法,其中所述保护层是电浆增强式化学气相沉积法(PECVD)所形成之氧化矽和氮化矽的复层结构。3.如申请专利范围第2项所述之积体电路保护层的蚀刻方法,其中所述氧化矽层,其厚度系介于1000到3000埃之间。4.如申请专利范围第2项所述之积体电路保护层的蚀刻方法,其中所述氮化矽层,其厚度系介于5000到10000埃之间。5.如申请专利范围第1项所述之积体电路保护层的蚀刻方法,其中所述均向性蚀刻,其反应气体为He和NF3的混合气体。6.如申请专利范围第5项所述之积体电路保护层的蚀刻方法,其中所述均向性蚀刻是在He的流量介于300到500sccm之间和NF3的流量介于300到500 sccm之间的环境下进行。7.如申请专利范围第1项所述之积体电路保护层的蚀刻方法,其中所述非均向性蚀刻,其反应气体的CF4.CHF3和SF6的混合气体8.如申请专利范围第7项所述之积体电路保护层的蚀刻方法,其中所述非均向性蚀刻是在是在CF4的流量介于25到80sccm之间、CHF3的流量介于25到50sccm之间和SF6的流量介于10到20 sccm之间的环境下进行。图示简单说明:第一图为利用习知技艺蚀刻制程造成保护层受到伤害的剖面示意图。第二图为本发明实施例于形成保护层后之剖面图。第三图为本发明实施例于形成焊垫接触窗后之剖面图。