| 主权项 |
1.一种绝缘层上有矽架构之薄膜电晶体唯读记忆体的制造方法,包括下列步骤:a.提供一基底,在该基底上裸露有一第一绝缘层的表面;b.在该第一绝缘层表面形成一第一电导体层;c.定义该第一电导体层,形成沿一第一方向约为平行相隔之复数条闸极区;d.在该些闸极区两侧形成复数个间隙壁;e.在该些闸极区与该第一绝缘层表面形成一第二绝缘层;f.在该第二绝缘层表面形成一第二电导体层;g.对该第二电导体层进行回火;h.对该第二电导体层进行离子植入,以调整临限电压;i.定义该第二电导体层的图案,形成沿该第一方向约为平行相隔之复数条源极/汲极区,及沿一第二方向约为平行相隔且连接该些源极/汲极区之复数个通道区,该第一方向与该第二方向系以一角度相交;j.对该些源极/汲极区进行第一电性离子植入;k.进行编码程序,对部份该些通道区进行第二电性离子植入;l.在上述各层表面形成一第三绝缘层;m.定义该第三绝缘层之图案,形成复数个源极/汲极区接触窗与复数个闸极区接触窗,且该些源极/汲极区接触窗露出该源极/汲极区,该些闸极区接触窗露出部份该闸极区;以及n.在该些闸极区接触窗与该些源极/汲极区接触窗中填入一第三电导体层,形成复数个闸极区电极与复数个源极/汲极区电极。2.如申请专利范围第1项所述之制造方法,其中该第一电性离子为P型离子,该第二电性离子为N型离子。3.如申请专利范围第1项所述之制造方法,其中该第一电性离子为N型离子,该第二电性离子为P型离子。4.如申请专利范围第1项所述之制造方法,其中该步骤a中之该第一绝缘层系为氧化矽层。5.如申请专利范围第1项所述之制造方法,其中该步骤a中之该第一绝缘层系为氮化矽层。6.如申请专利范围第1项所述之制造方法,其中该步骤b中之该第一电导体层系为高杂质浓度之复晶矽层。7.如申请专利范围第1项所述之制造方法,其中该步骤d中之该些间隙壁系为二氧化矽。8.如申请专利范围第1项所述之制造方法,其中该步骤d中之该些间隙壁系为氮化矽。9.如申请专利范围第1项所述之制造方法,其中该步骤e中之该第二绝缘层系为氮化矽层。10.如申请专利范围第1项所述之制造方法,其中该步骤e中之该第二绝缘层系为二氧化矽层。11.如申请专利范围第1项所述之制造方法,其中该步骤f中之该第二电导体层为复晶矽层。12.如申请专利范围第1项所述之制造方法,其中该步骤f中之该第二电导体层为非晶矽层。13.如申请专利范围第1项所述之制造方法,其中该步骤g中之该回火步骤系利用快速热回火。14.如申请专利范围第1项所述之制造方法,其中该步骤i中之该第一方向与该第二方向约为垂直相交。15.如申请专利范围第1项所述之制造方法,其中该步骤l中之该第三绝缘层为硼磷矽玻璃。16.如申请专利范围第1项所述之制造方法,其中该步骤n中之该第三电导体层为金属。17.一种绝缘层上有矽架构之薄膜电晶体唯读记忆体结构,包括:一表面具有一第一绝缘层之基底;复数条闸极区,形成在该第一绝缘层上,并沿一第一方向延伸;复数个电绝缘间隙壁,形成在该些闸极区的两侧壁,作为电绝缘体;一第二绝缘层,形成在该第一绝缘层与该些闸极区表面,用以作为闸极氧化层;棋盘式排列的电导体层,其形成于该第二绝缘层上,并分为沿该第一方向约为平行之复数个高掺杂杂质之源极/汲极区,及沿一第二方向约为平行且连接该些源极/汲极区之复数个通道区,该些通道区有选择性之不同起始电压,且该第一方向与该第二方向以一角度相交;一第三绝缘层,形成在该第二绝缘层与该些闸极区表面;复数个闸极区接触窗,位于该第三绝缘层中,露出部份该些闸极区;复数个源极/汲极区接触窗,位于该第三绝缘层中,露出该些源极/汲极区;复数个闸极区电极,位于该些闸极区接触窗内,并与该些闸极区约相互垂直;以及复数个源极/汲极区电极,位于该些源极/汲极区接触窗内,与该些源极/汲极区接触窗周围之该第三绝缘层表面。18.如申请专利范围第17项所述之结构,其中该第一绝缘层系为氧化矽层。19.如申请专利范围第17项所述之结构,其中该第一绝缘层系为氮化矽层。20.如申请专利范围第17项所述之结构,其中该些闸极区系为高杂质浓度之复晶矽层。21.如申请专利范围第17项所述之结构,其中该些电绝缘间隙壁为二氧化矽。22.如申请专利范围第17项所述之结构,其中该些电绝缘间隙壁为氮化矽。23.如申请专利范围第17项所述之结构,其中该第二绝缘层系为二氧化矽层。24.如申请专利范围第17项所述之结构,其中该第二绝缘层系为氮化矽层。25.如申请专利范围第17项所述之结构,其中该些源极/汲极区系为高杂质浓度之复晶矽层。26.如申请专利范围第17项所述之结构,其中该第一方向与该第二方向约为垂直相交。27.如申请专利范围第17项所述之结构,其中该第三绝缘层为硼磷矽玻璃。28.如申请专利范围第17项所述之结构,其中该些闸极区电极为金属。29.如申请专利范围第17项所述之结构,其中该些源极/汲极区电极为金属。图示简单说明:第一A图是一种习知的唯读记忆体结构的部份上视示意图;第一B图是一种习知的唯读记忆体结构的前视剖面示意图;第一C图是一种习知的唯读记忆体结构的侧视剖面示意图;第二A图是一种习知的唯读记忆体结构的部份上视示意图;第二B图是一种习知的唯读记忆体结构的侧视剖面示意图;第三A-三F图是依照本发明一较佳实施例,一种绝缘层上有矽架构之薄膜电晶体唯读记忆体的制造流程图;以及第四图是依照本发明一较佳实施例,一种绝缘层上有矽架构之薄膜电晶体唯读记忆体的部分上视示意图。 |
