半导体装置

摘要

在积体电路中也许需要非常高的电阻，例如在十亿欧姆范围，例如实现一毫秒至一秒之RC时间。此电阻值因为占据太大的空间，无法或实质上不能以标准积体电路的已知制程方法来实现。除此之外，已知实例经常是强烈地随温度变化。因此，本发明中两个齐纳(zener)二极体(10，4；11，4)背对背连接作为电阻器。当电压不是很高时，电流经过每一齐纳二极体主要是由带-带通道所决定，例如上升至接近0.2伏特。这电流有一值，如此十亿欧姆范围之电阻器可以轻易地实行在一小的表面积。因为该电流主要由内部矽之物性来决定，对于温度的依赖是非常小。电阻器也许进一步的被制造在任何标准CMOS制程或二极体制程下。

主权项

1.一种半导体装置,包含一具有一表面区域之半导体主体其表面区域邻接一表面,且提供含两个连接端之电阻元件,用以施加一电压横越该电阻元件,其特征为该电阻元件包含两个二极体以相对的方向串连,两者具有一pn接面,介于一形成于表面区域的第二导体形式之强烈搀杂表面区域及形成于该先前表面区域的第一导体形式之亦强烈搀杂表面区域之间,其表面区域至少在操作期间相互连接及电气浮置(floating),而pn接面具有一浓度梯度,如此电流在一电压范围约V=0V左右至少可经由带-带通道化所形成。2.如申请专利范围第1项之半导体装置,其特征为在每一二极体中之第二导电形式之表面区域邻近pn接面的搀杂浓度是至少将近每立方公分1019个原子。3.如申请专利范围第1或第2项之半导体装置,其特征为该第一导电形式之两区域具有实质相等的表面积。4.如申请专利范围第2项之半导体装置,其特征为二极体之第二导电形式之表面区域形成一连续区域,提供一二极体之第二导电形式的共同表面区域。5.如申请专利范围第2项之半导体装置,其特征为该第二导电形式之诸表面区域互相隔有一段距离和形成和一金氧半导体(MOS)电晶体之一源极及汲极,其电晶体具有一通道区域介于第二导电形式的表面区域及位于通道区域之上之一闸极电极之间,且藉经由一电气隔离层来隔离。6.如申请专利范围第5项之半导体装置,其特征为该电阻器形成部份CMOS之积体电路。图式简单说明:图1所示为本发明之一半导体装置之平面图;图2所示为图1之装置于线II-II位置之剖面结构图;图3所示为此电阻在一方向窗穿透表面之掺杂轮廓;图4所示为图1至图3之电阻的电流-电位特性;图5所示为本发明之一半导体装置之第二实施例之剖面结构图;图6所示为本发明之一半导体装置之进一步之实施例之培面结构图;图7所示为本发明之一半导体装置之更进一步之实施例之剖面结构图;图8所示为本发明之一半导体装置之另一实施例之剖面结构图。