| 主权项 |
1.一种用于制造半导体装置的方法,包括下列步骤:准备一具有埋层、位于埋层上的磊晶层以及连接至埋层之第一杂质区与隔绝区的半导体基板;在半导体基板之磊晶层中形成第二杂质区;在磊晶层上形成一具有第一高度与第二高度的多晶矽层,第二高度较第一高度低;氧化具有第二高度的多晶矽层;在位于具有第一高度与第二高度之多晶矽层下的第二杂质区中,形成一射极接面与一基极接面;以及形成一金属图样与具有第一高度的多晶矽层相连接。2.根据申请专利范围第1项之用于制造半导体装置的方法,其中,第一杂质区为一集极区,而第二杂质区为一基极区。3.根据申请专利范围第1项之用于制造半导体装置的方法,其中,具有第二高度的多晶矽层被氧化,以形成一具有与第一高度之多晶矽层相同高度的氧化层。4.根据申请专利范围第1项之用于制造半导体装置的方法,其中,埋层之一具有与半导体基板极性相反的导通型态,另一埋层之导通型态则与半导体基板相同。5.一种用于制造具有一基极电极、一射极电极以及一集极电极之半导体装置的方法,该方法包含下列步骤:在第一半导体基板的表面中形成第一、第二以及第三埋层;利用相对应的埋层为种,形成第一、第二以及第三磊晶层;在第一以及第二磊晶层间形成一隔绝层;形成第一、第二以及第三杂质区,并经由相对应的磊晶层之表面连接至相对应的埋层;在相对应之磊晶层的表面中形成第四、第五以及第六杂质区;在相对应的磊晶层上形成多晶矽层;定义第一、第二以及第三射极电极区与第一、第二以及第三基极接触区;将不包含相对应之射极电极区与相对应之基极接触区的多晶矽层蚀刻至预定深度;将蚀刻之多晶矽层氧化以成长一氧化层;将不同的杂质离子植入第一、第二基极接触区与第三射极电极区的多晶矽层中,同时也植入其他区域的多晶矽层中;在包含多晶矽层之半导体基板的整个表面上沉积金属;及将金属做出图样,以连接至相对应之多晶矽层。6.根据申请专利范围第5项的方法,其中,第一及第二埋层具有与半导体基板极性相反的导通型态,而第三埋层之导通型态则与半导体基板相同。7.根据申请专利范围第5项的方法,其中,第一及第二磊晶层具有与第一及第二埋层极性相同的导通型态,而第三磊晶层之导通型态则与第三埋层相同。8.根据申请专利范围第5项的方法,其中,第一、第二及第三杂质区为集极区。9.根据申请专利范围第5项的方法,其中,第四、第五以及第六杂质区为基极区。10.根据申请专利范围第5项的方法,其中,第一射极电极区之宽度较第二射极电极区宽。11.根据申请专利范围第5项的方法,其中,氧化层成长至与原始形成之多晶矽层相同的厚度。12.根据申请专利范围第5项的方法,其中,植入第一、第二基极接触区与第三射极电极区的杂质离子,具有与半导体基板极性相同的导通型态。13.根据申请专利范围第5项的方法,其中,蚀刻之多晶矽层的表面以一绝缘层作为遮蔽。14.根据申请专利范围第6项的方法,其中,半导体基板为p导通型态,而埋层则为N导通型态。15.根据申请专利范围第7项的方法,其中,第一、第二磊晶层具有N导通型态,而第三磊晶层则具有P导通型态。16.根据申请专利范围第8项的方法,其中,第一、第二杂质区具有N导通型态,而第三杂质区则具有P导通型态。17.根据申请专利范围第9项的方法,其中,第四、第五杂质区具有P导通型态,而六杂质区则具有N导通型态。18.根据申请专利范围第13项的方法,其中,在蚀刻之多晶矽层表面中所形成的绝缘层,在氧化多晶矽层时去除鸟头现象。图式简单说明:图1a至图1d是描述制造半导体装置的传统方法之制程步骤的截面图;图2a至图2d是描述其他制造半导体装置的传统方法之制程步骤的截面图;以及图3a至图3f是描述依据本发明之制造半导体装置方法的制程步骤的截面图 |
