| 主权项 |
1.一种在金属层间介电层中形成介层窗的方法,系用以在一积体电路主动元件上之金属层上方形成介层窗,包括以下步骤:a.在金属层上沉积第一介电层;b.将光阻覆盖在所述第一介电层上,利用微影技术定义出金属内连线的位置;c.对所述第一介电层进行蚀刻;d.进行金属层蚀刻,制作出金属内连线;e.将光阻去除后,先沉积一层极薄氧化层,再覆盖第二介电层;f.对所述第二介电层进行回蚀刻(Etch Back);g.形成第三介电层;h.利用微影及蚀刻技术,制定出介层窗(Via)。2.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,在形成第三介电层之后,更包含一平坦化的步骤。3.如申请专利范围第2项之在金属层间介电层中形成介层窗的方法,所述平坦化系利用化学机械研磨法进行。4.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,其中所述第一介电层为氧化矽(Oxide)。5.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,其中所述第一介电层为氮化矽(Nitride)。6.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,在进行所述金属层蚀刻时,系以所述光阻和第一介电层做为蚀刻保护罩。7.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,所述极薄氧化层通常是利用电浆增强式气相沉积法所形成。8.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,所述第二介电层系低介电常数的旋涂式介电质。9.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,所述第二介电层的介电常数在2.7左右。10.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,其中对所述第二介电层进行回蚀刻系利用离子蚀刻技术。11.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,所述回蚀刻系对第二介电层进行蚀刻直到与金属内连线顶部对齐,使金属内连线表面不再残留第二介电层。12.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,进行所述回蚀刻时因在金属内连线之上有一层硬式护罩,因此可保护金属内连线和主动元件免于在回蚀刻过程中被高能量离子所损坏。13.如申请专利范围第12项之在金属层间介电层中形成介层窗的方法,所述硬式罩为氧化矽(Oxide)。14.如申请专利范围第12项之在金属层间介电层中形成介层窗的方法,所述硬式罩为氮化矽(Nitride)。15.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,所述第三介电层系低介电常数的介电质。16.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,所述第三介电层系一般氧化矽。17.如申请专利范围第1项之在金属层间介电层中形成介层窗的方法,所述第三介电层通常是利用电浆增强式气相沉积法所形成。图式简单说明:第一图是一种习知金属层间介电层之介层窗的制程剖面图。第二图是另一种习知金属层间介电层之介层窗的制程剖面图。第三图是本发明中,沉积第一介电层并定义出金属内连线位置的制程剖面图。第四图是本发明中,进行金属层蚀刻的制程剖面图。第五图是本发明中,沉积极薄氧化矽和第二介电层的制程剖面图。第六图是本发明中,进行离子蚀刻的制程剖面图。第七图是本发明中,沉积第三介电层并制作介层窗的制程剖面图。 |
