| 主权项 |
1.一种将一层绝缘层沈积于一片基体上的方法,该基体系置于位于一个腔室内之一个加热器上,该方法包含下列步骤:在该腔室内将该加热器加热达至少大约500℃之一个温度;将该腔室充压至介于大约10至760torr之间的一个压力;引入氧与矽到该腔室内,以于该温度下在位于该加热器上的该基体上沈积一层氧化矽薄膜。2.如申请专利范围第1项所述之方法,其中该温度系为至少大约600℃。3.如申请专利范围第1项所述之方法,其中该温度系为至少大约650℃。4.如申请专利范围第1项所述之方法,其中该温度系为至少大约700℃。5.如申请专利范围第4项所述之方法,其中该基体含有具有至少大约2.5:1之一个纵横比的至少一个间隙。6.如申请专利范围第5项所述之方法,其中该至少一个间隙系为用于隔离的一个浅槽沟。7.如申请专利范围第6项所述之方法,其中该至少一个间隙具有比大约0.35微米还小的一个深度。8.如申请专利范围第6项所述之方法,其中沈积于该间隙内之该氧化矽系为一种高品质充填氧化物。9.如申请专利范围第8项所述之方法,其中该氧化矽系为一种低含水量之致密薄膜,其在经大约1000℃之一道加热步骤处理后仅有低程度之绉缩且无空隙产生。10.如申请专利范围第6项所述之方法,其中该间隙具有至少大约3:1的一个纵横比,且该氧化矽薄膜不具空隙。11.如申请专利范围第7项所述之方法,其中该氧化矽系藉着引入TEOS与O3到该腔室内所沈积而成。12.如申请专利范围第6项所述之方法,其更包含有下列步骤:引入氧、矽、与一些掺杂剂到该腔室内,以于沈积该层氧化矽之前,在该至少一个间隙上沈积出一层经掺杂之氧化矽薄膜。13.如申请专利范围第12项所述之方法,其更包含有下列步骤:在来自该掺杂氧化矽薄膜之一些掺杂剂被驱迫进入该基体内之后,且在沈积该氧化矽之前,将该掺杂氧化矽薄膜自该至少一个间隙去除,被驱迫进入该基体内之该等掺杂剂在该基体内于该至少一个间隙之表面处提供一个通道停止扩散部。14.如申请专利范围第13项所述之方法,其中该等掺杂剂系由供PMOS电晶体隔离用之硼所构成。15.如申请专利范围第13项所述之方法,其中该等掺杂剂系由供NMOS电晶体隔离用之磷所构成。16.如申请专利范围第14项所述之方法,其中该硼系得自TEB。17.如申请专利范围第15项所述之方法,其中该磷系得自TEPO。18.一种形成于一片半导体基体上之积体电路,该积体电路包含有:形成于该基体中之多个作用元件;形成于该基体上方的至少一层金属层;以及形成于该金属层与该基体之间的至少一层绝缘层,该绝缘层不产生空隙地充填该基体中之多个槽沟,其中该绝缘层包含有于至少大约500℃之一个温度下沈积成的一层氧化矽层。19.如申请专利范围第18项所述之积体电路,其中该至少一层绝缘层系为用于作浅槽沟隔离用的一层高品质氧化物充填层。20.一种基体处理系统,包含有:一套真空腔室,该真空腔室系处在介于大约10至760torr之间的一个压力下;一组气体散布歧管,位于一壳体内,用以将一些反应性气体引入该真空腔室内;用以固持一块晶圆的一个陶瓷加热器,该陶瓷加热器系加热达至少大约500℃的一个温度;用以沈积一层绝缘层之装置,该绝缘层包含有未掺杂矽酸盐玻璃(USG),该沈积装置系藉由从该气体散布歧管引入该真空腔室之该等反应性气体中之矽与氧的反应而于该温度下把该绝缘层沈积于该晶圆上。21.如申请专利范围第20项所述之系统,其更包含有:一个处理器,用以控制耦接到该气体散布歧管、该陶瓷加热器、该真空系统、与该沈积装置的一个来源散布系统;以及一个记忆体,耦接到该处理器并储存有用以指挥该系统之运作的一套程式,该套程式包括有:一组第一组指令,用以于一段第一时间周期内引入该等反应性气体以供在该晶圆上沈积出该USG薄膜,该晶圆包括有具有至少大约2.5:1之一个纵横比的一些槽沟,该USG薄膜系在不生空隙之状况下沈积于该等槽沟上。图式简单说明:第一图A系为依据本发明构成之一套CVD装置的一幅垂直剖视图;第一图B系为一组多腔室系统中之系统监视器与CVD装置10的一幅简图;第一图C绘示出该CVD装置10相对于设于一个洁净室内之一块气体供应面板80之状况的一幅概示图;第一图D系为依据一组特定实施例构成之系统控制软体电脑程式150之阶层式控制结构的一幅示意方块图;第一图E系为一套例示性加热器控制次常式的一幅流程方块图;第二图系为依据本发明构成之CVD装置10之一组较佳实施例的一幅分解图;第三图系为沿第二图中之线3-3取得之部分概示垂直剖视图;第四图系为第二图之该装置之一个半导体处理腔室的一幅放大剖视图;第五图系为供第二图之该装置用之一套气体散布系统的一幅分解图;第六图A系为CVD装置10之一组盖总成的一幅部分切除顶视图,其中示出气体散布系统之多个部分;第六图B与第六图C分别绘示出供CVD装置10用且结合有供清洁气体用之一条旁通导管之一组替换性盖总成的前视剖面图与顶视图;第七图A与第七图B系分别为依据本发明之一组实施例构成之一个腔室内衬的侧视剖面图和底视图;第八图系为第三图沿其线8-8取得的一幅部分概示剖视图,其绘示出在第二图之该CVD装置10之排气系统中的抽泵通道与气体流动型式;第九图系为依据本发明之一组实施例构成之一套加热器/举昇总成的一幅部分概示垂直剖视图;第十图系为第九图之该加热器/举昇总成之一底部部分的一幅放大剖视图;第十一图系为第九图之该总成依据本发明之一组实施例构成之一套台座/加热器的侧视剖面图;第十二图系为台座/加热器的一幅底视图,其中绘示出一个加热器线圈;第十三图系为第九图之该加热器/举昇总成的一幅分解图;第十四图系为第十图之该台座/加热器内之诸电气连接结构之一的一幅放大图;第十五图A与第十五图B分别绘示出在该台座/加热器内用于收纳一个热电偶的一个孔、和该热电偶;第十六图系为依据本发明之一组实施例用以清洁晶圆及/或该加工处理腔室之一套远距微波电浆系统的一幅简图;第十七图A至第十七图D系为依据本发明之一组实施例构成之一套清洁程序终点检测系统的数幅概示图;第十八图系为依据本发明之一组实施例制造之一个半导体元件的一幅简化剖视图;第十九图A至第十九图E系为本发明之方法与装置用于超浅源极/汲极接面的一组例示性应用例的数幅简化剖视图;第二十图A至第二十图G系为本发明之方法与装置用于超浅槽沟隔离结构的另一组例示性应用例的数幅简化剖视图;第二十一图绘示出NF3流量和以依据本发明之一组特定实施例构成之远距微波电浆系统55提供而能产生最佳清洁速率的微波饱和功率之间的关系;第二十二图A至第二十二图C系为绘示出一些实验结果的数幅图表,此等实验结果显示出利用依据本发明之一组实施例所制附盖BSG薄膜形成之一些超浅接面之掺杂剂分布轮廓;第二十三图A至第二十三图F系为绘示出一些进一步实验结果的数幅图表,此等进一步实验结果显示出利用依据本发明之另一组实施例所制不同附盖BSG薄膜形成之一些超浅接面的掺杂剂分布轮廓与薄片电阻系数;第二十四图A系为展示依据本发明之一组特定实施例于600℃下所沈积之一些PSG薄膜之沈积时间隙充填能力的一幅显微照片;第二十四图B系为第二十四图A所示结构之一部段的一幅简化图;第二十五图显示出依据本发明之一组特定实施例在一些例示性加工处理条件下于大约600℃下所沈积之一层PSG薄膜的FTIR频谱;第二十六图A与第二十六图B系为展示一些TEOS/O3 USG薄膜之相对间隙充填能力的两幅显微照片,此等薄膜系依据本发明之一组特定实施例在以大约1050℃之温度加热及随后施予湿蚀刻处理之后,分别于大约400℃与大约550℃之温度下所沈积而成者;第二十七图系为展示一层USG薄膜之间隙充填能力的一幅显微照片,此薄膜系依据本发明之一组特定实施例在以大约1000℃之温度加热及随后施予湿蚀刻处理之后,于大约550℃之温度下所沈积而成者;以及第二十八图绘示出依据本发明之一组特定实施例在一些例示性加工处理条件下于大约550℃下所沈积之一层USG薄膜的FTIR频谱。 |
