发明名称 防止层间介电层受损伤之镶崁式内连导线制造方法
摘要 本发明揭示一种镶崁式内连导线构造的改良制程,其在蚀刻接触窗(via)之前,先沈积一金属层或无机物介电层当作保护层,覆盖在低介电常数(low-k)之金属层间介电层(inter-metal dielectric)露出的表面上,藉此当形成接触窗之后欲去除光阻层时,上述层间介电层将不会受到氧电浆蚀刻或有机溶剂的损伤。首先,提供一半导体基底,其上形成有第一层金属导线。于半导体基底和第一层金属导线上,依序覆盖一第一介电层、一蚀刻终止层(etching stop layer)、和一具有低介电常数的第二介电层。然后,选择性地蚀刻第二介电层,用以形成一凹槽(trench)供后续容纳第二层导线。接着,在凹槽的底部和侧壁上,以及第二介电层表面上形成一保护层。利用一光阻层当作罩幕,选择性地蚀刻保护层、蚀刻终止层、及第一介电层,用以在上述凹槽部分范围内形成一连通第一层金属导线的接触窗(via),共同构成一镶崁式开口构造。接着,去除上述光阻层,而藉由保护层的作用,第二介电层的侧壁不会受到损伤。之后,将一导电层填入凹槽和接触窗内,便完成镶崁式内连导线构造的制程。
申请公布号 TW367587 申请公布日期 1999.08.21
申请号 TW087104853 申请日期 1998.03.31
申请人 台湾积体电路制造股份有限公司 发明人 章勋明
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 1.一种镶崁式内连导线构造(damascene interconnectstructure)的制造方法,包括下列步骤:提供一半导体基底,其上形成有第一层金属导线;依序形成一第一介电层、一蚀刻终止层(etching stop layer)、和一具有低介电常数(low-k)的第二介电层,覆于该半导体基底及该第一层金属导线上;选择性地蚀刻该第二介电层,用以形成一凹槽(trench)供后续容纳第二层导线;形成一保护层于该凹槽的底部和侧壁上,并延伸覆盖在该第二介电层表面上;利用一光阻层当作罩幕,选择性地蚀刻该保护层、该蚀刻终止层、及该第一介电层,用以在该凹槽部分范围内形成一连通该第一层金属导线的接触窗(via),而共同构成一镶崁式开口构造;去除该光阻层,其中藉由该保护层的作用,该第二介电层的侧壁不会受到损伤;以及形成一导电层填入该凹槽和该接触窗内,完成镶崁式内连导线构造的制程。2.如申请专利范围第1项所述一种镶崁式内连导线构造的制造方法,其中该第一介电层系一应用电浆加强化学气相沈积程序(PECVD)所沈积的氧化物层。3.如申请专利范围第1项所述一种镶崁式内连导线构造的制造方法,其中该蚀刻终止层系一氮化矽层或一氮氧化矽层。4.如申请专利范围第1项所述一种镶崁式内连导线构造的制造方法,其中该第二介电层的材质为伸芳基醚聚合物【poly(arylene ether) polymer】。5.如申请专利范围第4项所述一种镶崁式内连导线构造的制造方法,其中该第二介电层系由Allied Signal产制的FLARE 2.0。6.如申请专利范围第4项所述一种镶嵌式内连导线构造的制造方法,其中该第二介电层系由Schumacher所产制的PAE-2。7.如申请专利范围第1项所述一种镶崁式内连导线构造的制造方法,其中该保护层系一金属层。8.如申请专利范围第1项所述一种镶崁式内连导线构造的制造方法,其中该保护层系一无机物介电层。9.如申请专利范围第1项所述一种镶崁式内连导线构造的制造方法,其中系以氧电浆蚀刻程序去除该光阻层。10.如申请专利范围第1项所述一种镶嵌式内连导线构造的制造方法,其中系以ACT所产制之ACT690.ACT935.ACT970.NE-12.CE-15等溶剂去除该光阻层。图式简单说明:第一图A至第一图C均为剖面图,显示习知镶嵌式内连导线构造的制造流程;以及第二图A至第二图C均为剖面图,显示依据本发明改良方法一较佳实施例的制造流程。
地址 新竹科学工业园区研新一路九号