半导体封装技术

摘要

本发明系有关于一种半导体封装技术，其在一ＰＣＢ或ＢＧＡ基材上定位有多数对田埂；再将半导体元件置入每一对田埂之内，并加以接合；再进行每一晶片之打线工作；再于田埂上黏合上盖或封胶，以完成密封；成为ＰＣＢ或ＢＧＡ封装技术或再以基材背面加上焊球网格；再将基材切割成单体；本发明藉由离线方式形成田埂，再套设于ＰＣＢ或ＢＧＡ基材上，避免直接于基材上压模所形成之高温、高压，藉以提高产品之可靠性，大幅减少模具费用，使封装成本降低，并增加良率。

主权项

1.一种半导体封装技术,其包括下列步骤:(1)提供一基板及至少一对田埂,将上述田埂设置在上述基材上;(2)将复数半导体元伴分别置入上述田埂内接合;(3)进行上述半导体元件打线处理;(4)进行封胶或封盖以完成密封。2.如申请专利范围第1项所述的封装技术,其中上述步骤(4)之前,可先黏合一上盖。3.如申请专利范围第1项所述的封装技术,其中上述基板为一塑胶基材(SUBSTRATE)。4.如申请专利范围第1项所述的封装技术,其中上述基板为一陶瓷基材(SUBSTRATE)。5.如申请专利范围第1项所述的封装技术,其中上述基板为一PCB。6.如申请专利范围第1项所述的封装技术,其中上述上盖为一玻璃上盖。7.如申请专利范围第1项所述的封装技术,其中上述步骤(4)之后,可切割基材成个别独立之基材单体。8.如申请专利范围第7项所述的封装技术,其中切割之前,可加上一个在基材阵列背面加上焊球阵列之步骤,以用于BGA封装。图式简单说明:第一图A至第一图D系绘示习知COB于传统PCB或BGA上应用之封装流程图。第二图A至第二图D系绘示习知COB于封盖式PCB或BGA上应用之封装流程图。第三图A至第三图F系绘示本发明之半导体元件封装之流程图。