| 摘要 |
<p>Die Erfindung betrifft eine Speicherzellenanordnung, bei der mehrere Speicherzellenzeilen in oder auf einem Halbleitersubstrat angeordnet sind, bei der benachbarte Speicherzellenzeilen durch einen Isolationsgraben (20) isoliert sind, bei der benachbarte Speicherzellenzeilen jeweils wenigstens eine Bitleitung enthalten, und wobei die Bitleitungen zweier benachbarter Speicherzellenzeilen einander zugewandt sind. Diese Speicherzellenanordnung wird erfindungsgemäß so ausgestaltet, daß der Isolationsgraben (20) tiefer in das Halbleitersubstrat eindringt als die Bitleitungen (60). Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer Speicherzellenanordnung, bei dem in ein Halbleitersubstrat Isolationsgräben (20) geätzt werden, so daß sich zwischen den Isolationsgräben (20) Stege (30) herausbilden, und bei dem anschließend Bitleitungen (60) erzeugt werden. Dieses Verfahren wird erfindungsgemäß so durchgeführt, daß nach dem Erzeugen der Bitleitungen (60) ein weiterer Ätzschritt erfolgt, durch den die Isolationsgräben (20) tiefer in das Halbleitersubstrat eindringen.</p> |
