| 主权项 |
1.一种记忆胞评价用半导体装置,其特征为:具备有:半导体基板,形成在前述导体基板之复数个垫片(pad),其一端连接于前述复数之垫片当中之一的电容器,其一端连接于前述电容器之另一端,而另一端连接于前述复数之垫片当中之一的具有PN接合元件的模拟胞体部,具有连接于前述电容器之另一端而用以感测前述电容器之电位,并将感测结果输出于前述复数个垫片当中之一的感测部的,形成在前述半导体基板之至少一个记忆胞评价部者。2.如申请专利范围第1项之记忆胞评价用半导体装置,其中前述感测部系具备有:连接于前述电容器之另一端的闸极电极,连接于前述复数之垫片当中之一的源极电极,连接于前述复数之垫片当中之一的汲极电极,以及连接于前述复数之垫片当中之一的后闸极电极之MOS电晶体者。3.如申请专利范围第2项之记忆胞评价用半导体装置,其中前述MOS电晶体系p型,连接于前述源极电极的垫片,与连接于前述电容器之一端的垫片为同一者。4.如申请专利范围第2项之记忆胞评价用半导体装置,其中前述MOS电晶体系p型,连接于前述源极电极的垫片,与连接于前述电容器之一端的垫片,及连接于前述后闸极电极的垫片为同一垫片者。5.如申请专利范围第2项之记忆胞评价用半导体装置,其中连接于前述源极电极的垫片,及连接于前述后闸极电极的垫片为同一垫片者。6.如申请专利范围第2项之记忆胞评价用半导体装置,其中,前述MOS电晶体系n型者。7.如申请专利范围第6项之记忆胞评价用半导体装置,其中连接于前述汲极电极的垫片,及连接于前述电容器一端的垫片为同一垫片者。8.如申请专利范围第1项之记忆胞评价用半导体装置,其中,前述至少一个记忆胞评价部为复数,前述复数之记忆胞评价部所分别包含的各感测部所输出的感测结果为给予同一垫片者。9.如申请专利范围第8项之记忆胞评价用半导体装置,其中再具备有解码器(decoder),其为,连接于前述复数垫片中之几个垫片,用以驱动对应于施加在前述几个垫片之位址讯号之前述记忆胞评价部者。10.如申请专利范围第1项之记忆胞评价用半导体装置,其中再具备有:为形成前述模拟胞体部而设在前述半导体基板的模拟胞体部形成领域,及为形成前述感测部而设在前述半导体基板之感测部形成领域;前述模拟胞体部形成领域与前述感测部形成领域为在电性上成分离状态者。11.一种记忆胞评价用半导体装置之制造方法,其特征为,包含有:在半导体基板上形成元件分离领域来划分模拟胞体部形成领域及感测部形成领域之步骤,对前述模拟胞体部形成领域及感测部形成领域分别注入不纯物之步骤,在前述感测部形成领域内形成MOS电晶体之步骤,将与注入于前述模拟胞体部形成领域之前述不纯物相异极性的不纯物注入于前述模拟胞体部形成领域之一部分的步骤,形成连接于有注入前述相异极性之不纯物之领域以及前述MOS电晶体之闸极电极之储存结点电极,具有藉由电介质而对向于该电极之电极,而与评价对象相同形状的电容器的步骤者。12.一种记忆胞评价用评价方法,其特征为:使用具备有:半导体基板,形成在前述导体基板之复数之垫片,一端连接于前述复数垫片当中之一的电容器,一端连接于前述电容器之另一端,而另一端连接于前述复数之垫片当中之一的PN接合元件之模拟胞体部,以及连接于前述电容器之另一端而感测前述电容器之电位,将感测结果向前述复数垫片当中之一输出用的感测部之,形成在前述半导体基板之至少一个记忆胞评价部,前述感测部为,具备有:连接于前述电容器之另一端之闸极电极,连接于前述复数个垫片当中之一之源极电极,连接于前述复数个垫片当中之一之汲极电极之MOS电晶体之记忆胞评价用半导体装置之记忆胞评价方法,系包括有:(a)连接于前述PN接合元件之另一端之垫片施加前述PN接合元件之顺方向电位之步骤,(b)在连接于前述汲极电极的垫片与连接于前述源极电极之垫片之间所流动的汲极电流予以检测出的步骤,(c)前述MOS电晶体之闸极电压-汲极电流特性与在前述(b)步骤中所检测出的汲极电流予以对比来求前述MOS电晶体之闸极电压之步骤者。13.如申请专利范围第12项之记忆胞评价方法,前述(a)步骤系包括有:(a-1)用以检测出连接于前述汲极电极之垫片与连接于前述源极电极之垫片之间流动之汲极电流变为零的步骤,(a-2)由前述(a-1)步骤而检测出汲极电流变成零时,对连接于前述PN接合元件之另一端之垫片施加前述PN接合元件之逆方向电压的步骤者。14.如申请专利范围第12项之记忆胞评价方法,其中再包括有:(d)对连接于前述汲极电极之垫片,给予0V以下之电位之步骤者。15.如申请专利范围第12项之记忆胞评价方法,其中包括有:(c-1)前述(c)步骤为,具备有使用前述MOS电晶体之闸极电压-汲极电流特性当中之饱和领域来求前述闸极电压之步骤者。图式简单说明:第一图系显示本发明之记忆胞评价用半导体装置之概念图。第二图系显示本发明实施形态1中之记忆胞评价用半导体装置之概念图。第三图系显示本发明实施形态1中之记忆胞评价用半导体装置之例之布置图。第四图系显示本发明实施形态1中之记忆胞评价用半导体装置之例之剖面图。第五图系显示本发明实施形态2中之记忆胞评价用半导体装置之概念图。第六图系显示本发明实施形态2中之记忆胞评价用半导体装置之例之布置图。第七图系显示本发明实施形态2中之记忆胞评价用半导体装置剖面图。第八图系显示本发明实施形态3中之记忆胞评价用半导体装置概念图。第九图系显示本发明实施形态4中之记忆胞评价用半导体装置概念图。第十图系显示本发明实施形态5中之记忆胞评价用半导体装置概念图。第十一图系显示本发明实施形态6中之记忆胞评价用半导体装置概念图。第十二图系显示本发明实施形态6中之记忆胞评价用半导体装置概念图。第十三图系显示本发明实施形态6中之记忆胞评价用半导体装置概念图。第十四图系显示本发明实施形态7中之记忆胞评价用半导体装置之例之剖面图。第十五图系显示本发明实施形态8中之记忆胞评价用半导体装置之例之剖面图。第十六图系显示本发明实施形态9中之记忆胞评价用半导体装置之例之剖面图。第十七图系显示本发明实施形态10中之记忆胞评价用半导体装置之例之剖面图。第十八图系显示本发明实施形态11中之记忆胞评价用半导体装置之概念图。第十九图系显示本发明实施形态11中之记忆胞评价用半导体装置之概念图。第二十图系显示本发明实施形态11中之记忆胞评价用半导体装置之概念图。第二十一图系显示本发明实施形态11中之记忆胞评价用半导体装置之概念图。第二十二图系显示本发明实施形态12中之记忆胞评价用半导体装置之概念图。第二十三图系显示本发明实施形态12中之记忆胞评价用半导体装置之概念图。第二十四图系显示本发明实施形态12中之记忆胞评价用半导体装置之概念图。第二十五图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第二十六图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第二十七图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第二十八图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第二十九图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第三十图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第三十一图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第三十二图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第三十三图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第三十四图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第三十五图系显示本发明实施形态13中之记忆胞评价用半导体装置之制造方法之说明图。第三十六图系显示本发明实施形态14中之记忆胞评价用半导体装置之制造方法之说明图。第三十七图系显示本发明实施形态14中之记忆胞评价用半导体装置之制造方法之说明图。第三十八图系显示本发明实施形态14中之记忆胞评价用半导体装置之制造方法之说明图。第三十九图系显示本发明实施形态15中之记忆胞评价方法用之时序图。第四十图系显示本发明之记忆胞评价用半导体装置寄生容量之图。第四十一图系显示说明本发明实施形态15中之记忆胞评价方法用之说明图。第四十二图系显示闸极电压-汲极电流特性之曲线图。第四十三图系显示闸极电压-汲极电流特性之曲线图。第四十四图系显示说明本发明实施形态16中之记忆胞评价方法用之时序图。第四十五图系显示本发明实施形态16中之记忆胞评价方法之说明图。第四十六图系显示闸极电压-汲极电流特性之曲线图。第四十七图系显示闸极电压-汲极电流特性之曲线图。第四十八图系显示说明本发明实施形态17中之记忆胞评价方法用之时序图。第四十九图系显示本发明实施形态17中之记忆胞评价方法之说明图。第五十图系显示说明本发明实施形态18中之记忆胞评价方法用之时序图。第五十一图系显示包含在DRAM之记忆胞之动作说明用之图。第五十二图系显示包含在DRAM之记忆胞之动作说明用之图。第五十三图系显示包含在DRAM之记忆胞之动作说明用之图。第五十四图系显示包含在DRAM之记忆胞之动作说明用之图。第五十五图系显示资料之消失与再生动作实行间隔之关系之统计曲线图。第五十六图系显示说明延长再生动作实行间隔之方法用之曲线图。第五十七图系显示说明延长再生动作实行间隔之方法用之曲线图。第五十八图系显示说明延长再生动作实行间隔之方法用之曲线图。第五十九图系显示说明延长再生动作实行间隔之方法用之曲线图。第六十图系显示说明延长再生动作实行间隔之方法用之曲线图。 |
