发明名称 半导体装置及其制造方法
摘要 本发明之课题在于提供防止在形成接触孔时产生的源极.汲极层的过度蚀刻,同时具有不增加源极.汲极层的面积就可以降低冲击(surge)电压的矽化物保护(silicide protect)构造的半导体装置及其制造方法。本发明之解决手段在于规定MOS电晶体的活性区域AR,同时构成场分离构造的FS闸极电极10系以成为矩形环状的方式被形成,于该FS闸极电极10以及活性区域AR的上部,以将FS闸极电极10一分为二的方式形成MOS电晶体的闸极电极20。于位于闸极电极20的两侧面的外侧的活性区域AR,分别配设矽化物保护构造PS1,该矽化物保护构造PS1的周围系源极.汲极层30,于其上部形成有矽化物膜SF1。
申请公布号 TW374945 申请公布日期 1999.11.21
申请号 TW087104451 申请日期 1998.03.25
申请人 三菱电机股份有限公司 发明人 前田茂伸;平野有一
分类号 H01L21/70 主分类号 H01L21/70
代理机构 代理人 赖经臣
主权项 1.一种半导体装置,系具备被形成于半导体基板上的MOS电晶体的半导体装置,其特征为:前述MOS电晶体,为了使其闸极电极的侧面外方的活性区域的表面的指定部分不形成矽化物(silicide)膜而具备至少1个矽化物保护(silicide protection)构造,于前述至少1个矽化物保护构造的下部之前述半导体基板的表面内有第1浓度的第1半导体层,于除了形成前述至少1个矽化物保护构造的部分以外之前述半导体基板的表面内有第2浓度的第2半导体层,于前述第2半导体层上有前述矽化物膜,前述第2半导体层系前述MOS电晶体的源极汲极层,前述第1浓度较前述第2浓度更低。2.如申请专利范围第1项之半导体装置,其中,前述至少1个矽化物保护构造系以绝缘膜形成的,前述第1半导体层,系与前述源极汲极层相反导电型的半导体层。3.如申请专利范围第1项之半导体装置,其中,前述至少1个矽化物保护构造系以绝缘膜形成的,前述第1半导体层,系与前述源极汲极层相同导电型的半导体层。4.如申请专利范围第2或3项之半导体装置,其中,于前述半导体基板上,具备规定前述活性区域,同时将前述MOS电晶体与其他半导体元件电气分离的场遮蔽(field shield)闸极电极,前述场遮蔽闸极电极,具有于前述半导体基板上依序层积形成的场遮蔽绝缘膜、导体层、导体层上绝缘膜,于前述场遮蔽绝缘膜、前述导体层、前述导体层上绝缘膜的侧面具有侧壁(side-wall)绝缘膜,前述至少1个矽化物保护构造之前述绝缘膜,系以与前述侧壁绝缘膜同样的材质同时形成的。5.如申请专利范围第1项之半导体装置,其中,于前述半导体基板上,具备规定前述活性区域,同时将前述MOS电晶体与其他半导体元件电气分离的场遮蔽(field shield)闸极电极,前述场遮蔽闸极电极,具有于前述半导体基板上依序层积形成的场遮蔽绝缘膜、导体层、导体层上绝缘膜,前述至少1个矽化物保护构造,具有与前述场遮蔽闸极电极相同的构成而同时被形成,前述第1半导体层,系与前述MOS电晶体的源极汲极层相同导电型的半导体层。6.如申请专利范围第1项之半导体装置,其中,前述至少1个矽化物保护构造,具有与前述MOS电晶体的闸极电极相同的构成而同时被形成,前述第1半导体层,系与前述MOS电晶体的源极汲极层相同导电型的半导体层。7.如申请专利范围第5或6项之半导体装置,其中,前述至少1个矽化物保护构造,其底面具有部分前述矽化物膜之至少1个开口部,于前述至少1个开口部的前述矽化物膜的下部之前述活性区域的表面内形成有前述第2半导体层。8.一种半导体装置的制造方法,系具有被形成于半导体基板上的MOS电晶体,及规定前述MOS电晶体的闸极电极的侧面外方的活性区域,同时电气分离前述MOS电晶体与其他半导体元件的场遮蔽闸极电极的半导体装置的制造方法,其特征为具有:(a)于前述半导体基板的指定部分选择形成第1浓度的第1半导体层的步骤,及(b)以规定前述活性区域的方式,于前述半导体基板上依序选择层积场遮蔽绝缘膜、导体层、导体层上绝缘膜,形成前述场遮蔽闸极电极,同时于前述第1半导体层上,选择形成与前述场遮蔽闸极电极同一构成的矽化物保护构造的步骤,及(c)在前述半导体基板上形成前述闸极电极之后,以前述场遮蔽闸极电极、前述矽化物保护构造、前述闸极电极作为遮罩(mask),以离子注入的方式注入不纯物,于前述半导体基板内形成第2浓度的第2半导体层的步骤,及(d)藉由矽化物步骤,于前述第2半导体层上自我整合地形成矽化物膜的步骤;前述第1浓度被形成为较前述第2浓度为低,前述第2半导体层,被形成作为前述MOS电晶体的源极汲极层,前述第1半导体层,系以成为与前述源极汲极层相同导电型的方式被形成的。9.如申请专利范围第8项之半导体装置的制造方法,其中,前述(b)步骤,含有于其底面以使前述第1半导体层具有露出的开口部的方式,形成前述矽化物保护构造的步骤,先于前述步骤(c),具备于前述矽化物保护构造及前述场遮蔽闸极电极的侧面形成侧壁绝缘膜的步骤,前述侧壁绝缘膜也被形成于前述开口部中之前述导体层的侧面,前述步骤(c),含有于前述开口部底面之前述第1半导体层内形成前述第2半导体层的步骤。10.一种半导体装置的制造方法,系具备被形成于半导体基板上的MOS电晶体的半导体装置的制造方法,其特征为具有:(a)于前述半导体基板的指定部分选择形成第1浓度的第1半导体层的步骤,及(b)于前述半导体基板上选择地依序层积闸极绝缘膜及导体层,形成前述MOS电晶体的闸极电极,同时于前述第1半导体层上,选择形成与前述闸极电极同一构成的矽化物保护构造的步骤,及(c)将前述矽化物保护构造、前述闸极电极作为遮罩以离子注入的方式注入不纯物,于前述半导体基板内形成第2浓度的第2半导体层的步骤,及(d)藉由矽化物制程,于前述第2半导体层上自我整合地形成矽化物膜的步骤;前述第1浓度被形成为较前述第2浓度为低,前述第2半导体层,被形成作为前述MOS电晶体的源极汲极层,前述第1半导体层,系以成为与前述源极汲极层相同导电型的方式被形成的。11.如申请专利范围第10项之半导体装置的制造方法,其中,前述(b)步骤,含有于其底面以使前述第1半导体层具有露出的开口部的方式,形成前述矽化物保护构造的步骤,先于前述步骤(c),具备于前述矽化物保护构造及前述闸极电极的侧面形成侧壁绝缘膜的步骤,前述侧壁绝缘膜也被形成于前述开口部中之前述导体层的侧面,前述步骤(c),含有于前述开口部底面之前述第1半导体层内形成前述第2半导体层的步骤。12.如申请专利范围第8或10项之半导体装置的制造方法,其更具备有:(e)贯通前述矽化物保护构造,形成到达前述第1半导体层内的接触孔的步骤。13.一种半导体装置的制造方法,系具有被形成于半导体基板上的MOS电晶体,及规定前述MOS电晶体的闸极电极的侧面外方的活性区域、同时电气分离前述MOS电晶体与其他半导体元件的场遮蔽闸极电极的半导体装置的制造方法,其特征为具有:(a)于前述半导体基板的全面形成第1浓度的第1半导体层的步骤,及(b)以规定前述活性区域的方式,于前述半导体基板上依序选择层积场遮蔽绝缘膜、导体层、导体层上绝缘膜,形成前述场遮蔽闸极电极的步骤,及(c)以覆盖前述半导体基板及前述场遮蔽闸极电极的方式形成绝缘膜之后,以在前述半导体基板上的指定部分残留前述绝缘膜的方式施以乾式蚀刻以形成矽化物保护构造的步骤,及(d)于前述半导体基板上形成前述闸极电极之后,将前述场遮蔽闸极电极、前述矽化物保护构造、前述闸极电极作为遮罩以离子注入的方式注入不纯物,于前述半导体基板内形成第2浓度的第2半导体层,同时于前述指定部分残留前述第1半导体层的步骤,及(e)藉由矽化物制程,于前述第2半导体层上自我整合地形成矽化物膜的步骤;前述第1浓度被形成为较前述第2浓度为低,前述第2半导体层,被形成作为前述MOS电晶体的源极汲极层,前述第1半导体层,系以成为与前述源极汲极层相反导电型的方式被形成的。图式简单说明:第一图系说明场分离构造的平面图。第二图系说明场分离构造的剖面图。第三图系说明本发明相关的第1实施形态的MOS电晶体的构成的平面图。第四图系说明本发明相关的第1实施形态的MOS电晶体的制造工程的剖面图。第五图系说明本发明相关的第1实施形态的MOS电晶体的制造工程的剖面图。第六图系说明本发明相关的第1实施形态的MOS电晶体的制造工程的剖面图。第七图系显示本发明相关的MOS电晶体的等价电路之图。第八图系说明本发明相关的第1实施形态的MOS电晶体的制造工程的变形例的剖面图。第九图系说明本发明相关的第2实施形态的MOS电晶体的构成的平面图。第十图系说明本发明相关的第2实施形态的MOS电晶体的制造工程的剖面图。第十一图系说明本发明相关的第2实施形态的MOS电晶体的制造工程的剖面图。第十二图系说明本发明相关的第2实施形态的MOS电晶体的制造工程的剖面图。第十三图系说明本发明相关的第2实施形态的MOS电晶体的制造工程的剖面图。第十四图系说明本发明相关的第2实施形态的MOS电晶体的制造工程的剖面图。第十五图系说明本发明相关的第2实施形态的MOS电晶体的制造工程的剖面图。第十六图系说明本发明相关的第2实施形态的MOS电晶体的变形例的构成的平面图。第十七图系说明本发明相关的第2实施形态的MOS电晶体的变形例的构成的剖面图。第十八图系说明本发明相关的第2实施形态的MOS电晶体的变形例的构成的平面图。第十九图系说明本发明相关的第3实施形态的MOS电晶体的构成的平面图。第二十图系说明本发明相关的第4实施形态的MOS电晶体的构成的平面图。第二十一图系说明本发明相关的第5实施形态的MOS电晶体的构成的平面图。第二十二图系说明本发明相关的第6实施形态的MOS电晶体的构成的平面图。第二十三图系说明本发明相关的第7实施形态的MOS电晶体的构成的平面图。第二十四图系说明本发明相关的第7实施形态的MOS电晶体的制造工程的剖面图。第二十五图系说明本发明相关的第7实施形态的MOS电晶体的制造工程的剖面图。第二十六图系说明本发明相关的第7实施形态的MOS电晶体的制造工程的剖面图。第二十七图系说明本发明相关的第7实施形态的MOS电晶体的制造工程的剖面图。第二十八图系说明本发明相关的第7实施形态的MOS电晶体的制造工程的变形例的剖面图。第二十九图系说明本发明相关的第7实施形态的MOS电晶体的制造工程的变形例的剖面图。第三十图系说明本发明相关的第8实施形态的MOS电晶体的构成的平面图。第三十一图系说明本发明相关的第8实施形态的MOS电晶体的制造工程的剖面图。第三十二图系说明本发明相关的第8实施形态的MOS电晶体的制造工程的剖面图。第三十三图系说明本发明相关的第8实施形态的MOS电晶体的制造工程的剖面图。第三十四图系说明本发明相关的第8实施形态的HOS电晶体的制造工程的剖面图。第三十五图系说明矽化物保护膜的用途的图。第三十六图系说明矽化物膜的问题点的图。第三十七图系说明矽化物膜的问题点的图。第三十八图系说明矽化物保护膜的动作的平面图。第三十九图系说明矽化物保护膜的问题点的图。第四十图系说明矽化物保护膜的问题点的图。
地址 日本
您可能感兴趣的专利