| 主权项 |
1.一种沟槽电容器,形成在一矽质半导体基座上,作为一积体电路的部分,含有:一潜藏之n型井于该基座中;一沟槽形成于该基座中,并延伸经过潜藏之n型井;一介电薄膜形成于此沟槽之一内表面上;一内板由多晶矽所形成,充填于此沟槽内,并连接至于限定此积体电路周围之源极/汲极接点时所形成之一表面n+薄膜;一低电阻値接触至该内板;以及从该内表面,一n型向外扩散进入该基座,形成一外板,并提供一低阻値电流路径至一参考电压。2.如申请专利范围第1项之沟槽电容器,其中该低电阻値连接为一金属接触,连至该内板。3.如申请专利范围第2项之沟槽电容器,其中在该金属接触之金属为钨。4.一种如申请专利范围第1项沟槽电容器所构成之复数沟槽电容器,其于一电源与该参考电源之间提供去耦合电容,该参考电源接地,且其特征为每单位面积有一高电容値,以及与积体电路之电路切换时间常数相当的时间常数。5.如申请专利范围第4项之复数沟槽电容器,其中该等沟槽电容器中至少一个,其内板及外板接地,藉以提供其余沟槽电容器之外板低电阻之接地。6.一种如申请专利范围第1项之沟槽电容器作为在一静态随机存取记忆体(SRAM)元件中之储存电容器,其中该潜藏之n型井充当为阿尔发粒子及宇宙辐射的屏蔽。7.如申请专利范围第6项之储存电容器,连接至该SRAM元件中之一储存节点,使该SRAM元件对阿尔发粒子及宇宙辐射之免疫能力增强了,而不需增加在SRAM元件中对阿尔发粒子敏感的区域面积。8.一种矽质半导体基座中之线性沟槽电容器阵列,提供去耦合电容値予一积体电路,该阵列之每一个线性沟槽电容器含有:一潜藏之n型井于该基座中;一线性沟槽形成于该基座中,并延伸经过潜藏之n型井;一介电薄膜形成于此线性沟槽之一内表面上;一内板由多晶矽所形成,充填于此沟槽内,并连接至于限定此积体电路周围之源极/汲极接点时所形成之一表面n+薄膜;一金属接触至该内板,该金属接触连接该金属板至一第一电压源;以及从该内表面,一n型向外扩散进入该基座,形成一外板,并提供一低阻値电流路径至一第二电压源。9.如申请专利范围第8项之线性沟槽电容器阵列,其中第一电压源为Vdd,第二电压源为地,于每一金属接点之金属为钨,且该等线性沟槽电容器中至少一个,其内板及外板接地,藉以提供其余沟槽电容器之外板低电阻之接地。10.一种六只电晶体之静态随机存取记忆体(6T SRAM)元件,形成于一矽质基座上,包含:一储存闩由交叉耦合之反相器构成;具有内板之沟槽电容器连接至储存闩之内部扩散之交叉耦合的节点;一潜藏之n型井屏蔽在储存闩之已扩散之交叉耦合节点下,当一阿尔发粒子或宇宙射线入射在矽质基座上时,用以减少所收集之电荷;以及沟槽电容器之n+已扩散外板,经由潜藏之n型井屏蔽及一表面n型井连接至一电源。11.如申请专利范围第10项之静态随机存取记忆体(6T SRAM)元件,其中该等沟槽电容器相连接,使该6T SRAM元件对阿尔发粒子及宇宙辐射之免疫力得到强化,而不需要实际增加该内部扩散之交叉耦合节点区域的面积。12.一种于一矽质半导体基座中制造一去耦合电容器之方法,用以去耦合一积体电路,该方法包含下列步骤:在一基座中,以彼此贴近方式形成许多沟槽;在每一该沟槽之内表面上形成一介电薄膜;从该内表面向外扩散一n型杂质,以便在每一该沟槽处形成一外板,来自每一该沟槽之向外扩散区扩散至或进入来自与该等沟槽邻近之向外扩散区,该向外扩散区提供一低电阻路径至地;以多晶矽充填这许多个沟槽,以便在每一该沟槽中形成一内板;于限定积体电路之周围源极/汲极接点时,在此基座上形成一表面n+薄膜,该n+薄膜连接至每一该内板,以及形成一金属接点至每一该内板。13.如申请专利范围第12项之方法,其步骤又包含:在该聚多沟槽中之一或多个沟槽处,将一外板连接至一内板,以形成一接触沟槽。14.如申请专利范围第12项方法,在形成这些沟槽之步骤前,又包含以下步骤:在该基座中形成一潜藏之n型井,这些沟槽延伸经过此潜藏之n型井层,该潜藏之n型井将具有间隔之任何向外扩散区与邻近之向外扩散区连接在一起。图式简单说明:第一图为一转换器,连接一电源供应器,内含一连串之电压下降电阻器及相应之去耦合电容器;第二图为一时序图,显示电源供应器电压値变动的情形,其时间常数为去耦合电容値;第三图为一动态随机存取记忆体(DRAM)之电容器元件之结构的截面图;第四图为第三图所示之DRAM电容器元件结构之等效电路图;第五图为根据本发明,具有线性沟槽之去耦合电容器的顶视图;第六图A及第六图B为根据本发明,分别为第五图所示之去耦合电容器的水平及垂直截面图;第七图为一顶视图,显示第五图之去耦合电容器的另一种结构,其中将线性沟槽分段;第八图显示一静态随机存取记忆体(SRAM)元件;第九图为第八图之SRAM元件结构的顶视图;第十图为一在Y方向上,沿Y-Y线之截面,穿过第九图所示之SRAM元件的左沟槽;以及第十一图为一在X方向上,沿X-X线之截面,穿过第九图中,在p型井侧上,SRAM元件的两沟槽。 |
