| 主权项 |
1.一种半导体闸极的制造方法,包括:提供一基底;形成一闸极氧化层覆盖该基底;形成一多晶矽层覆盖该闸极氧化层;形成一矽化金属层覆盖该多晶矽层;形成一第一介电层覆盖该矽化金属层;定义该第一介电层与该矽化金属层,用以将该第一介电层与矽化金属层形成部份该闸极;形成一间隙壁,该间隙壁包围在该第一介电层与矽化金属层侧边;以及以该第一介电层与该间隙壁为硬罩幕,定义该多晶矽层,用以使该多晶矽层、该第一介电层及该矽化金属层形成该闸极。2.如申请专利范围第1项所述之半导体闸极的制造方法,其中该矽化金属层的材质包括矽化钛。3.如申请专利范围第1项所述之半导体闸极的制造方法,其中该第一介电层的材质包括氮化矽。4.如申请专利范围第1项所述之半导体闸极的制造方法,其中该间隙壁形成方法包括:形成一共形的第二介电层,该第二介电层覆盖在已定义之该第一介电层、该矽化金属层及未定义之该多晶矽层所暴露出的表面;以及定义该第二介电层,以于该第一介电层和该矽化金属层的侧边形成该间隙壁。5.如申请专利范围第4项所述之半导体闸极的制造方法,其中该第二介电层的材质包括氮化矽。6.如申请专利范围第4项所述之半导体闸极的制造方法,其中该第二介电层的材质包括氧化矽。7.如申请专利范围第4项所述之半导体闸极的制造方法,其中形成该第二介电层的方法包括一低压化学气相沉积法。8.如申请专利范围第4项所述之半导体闸极的制造方法,其中形成该第二介电层的方法包括一低压TEOS沉积法(LPTEOS)。9.如申请专利范围第4项所述之半导体闸极的制造方法,其中该第二介电层的厚度为约50埃至约300埃。图式简单说明:第一图A至第一图B系绘示传统半导体矽化钛闸极制造流程之剖面图;以及第二图A至第二图C系绘示依据本发明之一较佳实施例之一种半导体闸极制造流程之剖面图。 |
