| 主权项 |
1.一种动态随机存取记忆体记忆胞电容器之制造方法,该方法包括:形成一绝缘层于一半导体基底上,该半导体基底具有一闸极结构以及一对源极/汲极位于该闸极结构的两侧;形成一储存节点接触开口于该绝缘层中,暴露出该对源极/汲极其中之一;填入一第一导电层于该储存节点接触开口中,以形成一储存节点接触插塞于该绝缘层中;向下蚀刻该绝缘层至预定的厚度,藉以使该储存节点接触插塞自该绝缘层上表面突出;形成一第二导电层于该绝缘层和该储存节点接触插塞之上;以及图案化该第二导电层以形成一储存节点,该储存节点电性连接至该储存节点接触插塞。2.如申请专利范围第1项所述之动态随机存取记忆体记忆胞电容器之制造方法,其中该第一导电层的蚀刻速率等于或小于该第二导电层。3.如申请专利范围第1项所述之动态随机存取记忆体记忆胞电容器之制造方法,其中该第一导电层的材质选自于多晶矽、钨和氮化钛其中之一,以及该第二导电层的材质为多晶矽。4.如申请专利范围第1项所述之动态随机存取记忆体记忆胞电容器之制造方法,其中该储存节点接触插塞作为增加该第二导电层的过蚀刻边界之用。5.一种动态随机存取记忆体记忆胞电容器之制造方法,该方法包括:形成一第一绝缘层于一半导体基底上,该半导体基底具有一闸极结构以及一对源极/汲极位于该闸极结构的两侧;形成导电之一接触垫于该第一绝缘层中,和该对源极/汲极相接;形成一第二绝缘层于该第一绝缘层和该接触垫之上;形成一接触开口于该第二绝缘层之中;填入一第一导电层于该接触开口之中,以形成一储存接触节点插塞;向下蚀刻该第二绝缘层至预定的厚度,使该储存接触节点插塞自该第二绝缘层之上表面突出一部份;形成一第二导电层于该绝缘层和该储存节点接触插塞之上;以及图案化该第二导电层以形成一储存节点,该储存节点电性连接至该储存节点接触插塞。6.如申请专利范围第5项所述之动态随机存取记忆体记忆胞电容器之制造方法,其中该第二绝缘层依序由一氧化物层、一氮化物层和一氧化物层所组成的多层结构,其中该氮化物层于蚀刻该第二绝缘层时为蚀刻终止层。7.如申请专利范围第5项所述之动态随机存取记忆体记忆胞电容器之制造方法,其中该第一导电层的蚀刻速率等于或小于该第二导电层。8.如申请专利范围第5项所述之动态随机存取记忆体记忆胞电容器之制造方法,其中该第一导电层的材质选自于多晶矽、钨和氮化钛其中之一,以及该第二导电层的材质为多晶矽。9.如申请专利范围第5项所述之动态随机存取记忆体记忆胞电容器之制造方法,其中该储存节点接触插塞作为增加该第二导电层的过蚀刻边界之用。图式简单说明:第一图是DRAM胞储存节点结构的剖面图;第二图是依据本发明一较佳实施例于形成储存节点接触插塞之后的DRAM俯视图;第三图A为第二图DRAM之AA'切线的剖面图;第三图B为第二图DRAM之BB'切线的剖面图;第四图为依据本发明一较佳实施例于形成储存节点之后的DRAM俯视图;第五图A为第四图DRAM之AA'切线的剖面图;以及第五图B为第四图DRAM之BB'切线的剖面图。 |
