| 摘要 |
결함 영역들의 테스팅 및 분리를 용이하게 하는 대면적 질화물 반도체 디바이스들을 위한 장애 허용 설계가 제공된다. 트랜지스터는 복수의 아일랜드들의 어레이를 포함하고, 각각의 아일랜드는 활성 영역, 소스 및 드레인 전극들, 및 게이트 전극을 포함한다. 각각의 아일랜드의 전극들은 인접 아일랜드들의 전극들로부터 어레이의 적어도 하나의 방향으로 전기적으로 분리된다. 소스, 드레인 및 게이트 컨택트 패드들은 각각의 아일랜드의 전기 테스팅을 가능하게 하기 위해 제공된다. 결함 아일랜드들을 식별하는 아일랜드들의 전기 테스팅 후에, 위에 놓인 전기 연결부들은 소스 전극들을 병렬로 상호연결하고, 드레인 전극들을 병렬로 상호연결하고, 게이트 전극들을 상호연결하여 큰 게이트 폭(Wg)의 공통 게이트 전극을 형성하기 위해 형성된다. 상호연결부들은 결함 아일랜드들을 전기적으로 분리하면서, 양호 아일랜드들에 선택적으로 제공된다. 이러한 접근법은 하이브리드 디바이스들을 포함하는 대면적 GaN 디바이스들을 제작하는 것을 경제적으로 실현가능하게 한다. |
