| 主权项 |
1.一种用于防止半导体元件中产生漏电流之方法,其藉由在制造该半导体元件的制程中,防止底材的第一区域之矽流失,以去除该半导体元件之漏电流,该方法至少包含:形成第一闸极结构于该底材的第二区域上,并形成第一结构与第二结构于该底材的该第一区域上;形成介电层于该第一闸极结构、该第一结构、该第二结构以及裸露的该底材上;蚀刻第一部份的该介电层,以留下第二部分的该介电层;形成光阻图案层于该底材的该第一区域上之部分该介电层;以该光阻图案为遮罩蚀刻裸露的该第二部分之该介电层,以形成该第一闸极结构之间隙壁,其中上述之闲隙壁以及该闸极结构组成一闸电极;形成源极区域以及汲极区域于该底材中,该闸电极、该源极区域以及该汲极区域构成第一电晶体;去除该光阻图案;以及形成第二电晶体、电容器以及控制线于该底材的第一区域上,其系利用该第一结构以及该第二结构所形成。2.如申请专利范围第1项之方法,其中上述之半导体元件为动态随机存取记忆体(DRAM)。3.如申请专利范围第1项之方法,其中上述之底材的该第一区域是被用来提供以形成该半导体元件之记忆胞区域,该第二电晶体、该电容器以及该控制线形成于该记忆胞区域中。4.如申请专利范围第1项之方法,其中上述之底材的第二区域系用于提供以形成该半导体元件的周边电路区域,该第一电晶体系形成于该周边电路区域。5.如申请专利范围第1项之方法,其中上述之介电层系为下列其中之一:氧化矽以及氮化矽。6.如申请专利范围第1项之方法,其中上述之第二部分介电层之厚度大约为200-1000埃(angstroms)。7.如申请专利范围第1项之方法,其中上述之电容器所储存的电荷系被该第二电晶体、该控制线以及该第一电晶体所控制。8.一种用于防止半导体元件中产生漏电流之方法,其藉由在制造该半导体元件的制程中,防止底材的记忆胞区域之矽流失,以去除该半导体元件之漏电流,该方法至少包含:形成第一闸极结构于该底材的周边电路区域上,并形成第一结构与第二结构于该底材的该记忆胞区域上;形成介电层于该第一闸极结构、该第一结构、该第二结构以及裸露的该底材上,该半导体元件系为动态随机存取记忆体(DRAM);蚀刻第一部份的该介电层,以留下第二部分的该介电层;形成光阻图案层于该底材的该记忆胞区域上之部分该介电层;以该光阻图案为遮罩蚀刻裸露的该第二部分之该介电层,以形成该第一闸极结构之间隙壁,其中上述之间隙壁以及该闸极结构组成一闸电极;形成源极区域以及汲极区域于该底材中,该闸电极、该源极区域以及该汲极区域构成第一电晶体;去除该光阻图案;以及形成第二电晶体、电容器以及控制线于该底材的记忆胞区域上,其系利用该第一结构以及该第二结构所形成。9.如申请专利范围第8项之方法,其中上述之第二电晶体、该电容器以及该控制线形成于该记忆胞区域中。10.如申请专利范围第8项之方法,其中上述之第一电晶体系形成于该周边电路区域。11.如申请专利范围第8项之方法,其中上述之介电层系为下列其中之一:氧化矽以及氮化矽。12.如申请专利范围第8项之方法,其中上述之第二部分介电层之厚度大约为200-1000埃(angstroms)。13.如申请专利范围第8项之方法,其中上述之电容器所储存的电荷系被该第二电晶体、该控制线以及该第一电晶体所控制。14.一种用于防止半导体元件中产生漏电流之方法,其藉由在制造该半导体元件的制程中,防止底材的记忆胞区域之矽流失,以去除该半导体元件之漏电流,该方法至少包含:形成第一闸极结构于该底材的周边电路区域上,并形成第一结构与第二结构于该底材的该记忆胞区域上;形成介电层于该第一闸极结构、该第一结构、该第二结构以及裸露的该底材上,该半导体元件系为动态随机存取记忆体(DRAM);蚀刻第一部份的该介电层,以留下第二部分的该介电层,其中上述之第二部分介电层之厚度大约大于200- 1000埃(angstroms);形成光阻图案层于该底材的该记忆胞区域上之部分该介电层;以该光阻图案为遮罩蚀刻裸露的该第二部分之该介电层,以形成该第一闸极结构之间隙壁,其中上述之间隙壁以及该闸极结构组成一闸电极;形成源极区域以及汲极区域于该底材中,该闸电极、该源极区域以及该汲极区域构成第一电晶体;去除该光阻图案;以及形成第二电晶体、电容器以及控制线于该底材的记忆胞区域上,其系利用该第一结构以及该第二结构所形成,其中上述之电容器所储存的电荷系被该第二电晶体、该控制线以及该第一电晶体所控制。15.如申请专利范围第14项之方法,其中上述之第二电晶体、该电容器以及该控制线形成于该记忆胞区域中。16.如申请专利范围第14项之方法,其中上述之第一电晶体系形成于该周边电路区域。17.如申请专利范围第14项之方法,其中上述之介电层系为下列其中之一:氧化矽以及氮化矽。图式简单说明:第一图显示的是依据习知技术的晶圆剖视图,其中系将介电层形成于周边电路区域以及记忆胞区域上;第二图显示的是依据习知技术,对介电层蚀刻以形成电晶体之间隙壁,其中裸露的底材表面皆产生矽流失的情形;第三图显示的是依据习知技术,用后续步骤,在周围电路区域中形成周围电路,并且形成记忆胞于记忆胞区域中;第四图显示的是依据本发明的较佳实施例之方法,在周边电路区域以及记忆胞区域表面上形成介电层;第五图显示的是依据本发明的较佳实施例之方法,蚀刻部分的介电层,直到剩余的介电层之厚度到达一预设値;第六图显示形成光阻图案层于记忆胞区域上,并且对裸露的介电层继续蚀刻;第七图显示的是进行离子植入步骤,以在周边电路区域中形成汲极区域以及源极区域;以及第八图为显示的是将光阻图案去除,并且分别在周边电路区域以及记忆胞区域中,制作周边电路以及记忆胞,以形成动态随机存取记忆体。 |
