| 主权项 |
1.一种快闪记忆体操作电路,该快闪记忆体系于一高电位操作电压及一低电位操作电压间运作,该电路至少包含:一快闪记忆体阵列;一电流限制电路,该电流限制电路与该快闪记忆体阵列之位元线相接,以提供一汲极电流;一阵列接地切换装置,该阵列接地切换装置用以切换该位元线与一阵列接地端之连接;及一升压电压源用以提供该电流限制电路一提升之电压,该提升之电压的电压値较该高电位操作电压为高。2.如申请专利范围第1项之操作电路,其中上述之快闪记忆体阵列系由施加一程式化电压于源极线及施加一选择电压于字元线而加以程式化。3.如申请专利范围第2项之操作电路,其中上述之选择电压约等于该快闪记忆体之闸极启始电压。4.如申请专利范围第1项之操作电路,其中上述之电流限制电路至少包含两个P型电晶体及一电流控制用之N型电晶体。5.如申请专利范围第1项之操作电路,其中上述之阵列接地切换装置至少包含一N型电晶体。6.如申请专利范围第1项之操作电路,其中上述之阵列接地端系与该高电位操作电压相接。7.如申请专利范围第1项之操作电路,其中上述之升压电压源至少包含一升压电路。8.如申请专利范围第1项之操作电路,其中上述之提升之电压与该高电位操作电压之差値,系等于或大于一倍以上的该快闪记忆体之闸极启始电压値。9.如申请专利范围第1项之操作电路,其中上述之高电位操作电压约为2伏特至5.5伏特之间,该低电位操作电压约为0伏特。10.一种快闪记忆体程式化方法,该快闪记忆体系于一高电位操作电压及一低电位操作电压间运作,该程式化方法至少包含以下步骤:选择需进行程式化之记忆胞;提供一提升之电压至该快闪记忆体中未被选取之位元线,该提升之电压的电压値较该高电位操作电压为高;及施加一程式化电压至该快闪记忆体之源极线上以程式化该记忆胞。11.如申请专利范围第10项之程式化方法,其中上述之需进行程式化之该记忆胞,系由施加一选择电压于所选取之字元线、以及施加该低电位操作电压于所选取之位元线以选取该记忆胞。12.如申请专利范围第11项之程式化方法,其中上述之选择电压约等于该快闪记忆体之闸极启始电压。13.如申请专利范围第11项之程式化方法,其中上述之提升之电压,系经由与该位元线相接之一电流限制电路提供。14.如申请专利范围第13项之程式化方法,其中上述之电流限制电路至少包含两个P型电晶体及一电流控制用之N型电晶体。15.如申请专利范围第13项之程式化方法,其中上述之提升之电压系由一升压电路所提供。16.如申请专利范围第13项之程式化方法,其中上述之提升之电压与该高电位操作电压之差値,系等于或大于一倍以上的该快闪记忆体之闸极启始电压値。17.如申请专利范围第13项之程式化方法,其中上述之高电位操作电压约为2伏特至5.5伏特之间,该低电位操作电压约为0伏特。图式简单说明:第一图显示一快闪记忆体阵列部分区域中之四个记忆胞之示意图。第二图显示本发明中快闪记忆体之操作电路的示意图。第三图显示本发明中快闪记忆体程式化方法之流程示意图。 |
