| 主权项 |
1.一种多重记忆体控制系统,包括至少两个记忆体控制器,其中该两个记忆体控制器中的一记忆体控制器包括:一加速绘图埠;以及至少一组织暂存器,用以定义复数个位址的一范围,该范围可供复数个加速绘图埠转换之用。2.如申请专利范围第1项所述之系统,其中该两个记忆体控制器中包括该加速绘图埠以及至少一组织暂存器用以定义该些位址的该范围,该范围可用来作为复数个加速绘图埠运作。3.如申请专利范围第1项所述之系统,其中该两个记忆体控制器可制造在同一个晶片上。4.如申请专利范围第1项所述之系统,其中该两个记忆体控制器中之该记忆体控制器,具有一绘图位址重对映表,该绘图位址重对映表包括至少一页表进入点(PTE),该页表进入点系提供一虚拟位址至一实际位址之一转换的一资讯,其中该虚拟位址包含一第一部分和一第二部分,并且该第一部份对应于该绘图位址重对映表之该至少一页表进入点,其中该第二部分可结合该绘图位址重对映表之该资讯以提供该实际位址。5.如申请专利范围第4项所述之系统,其中该第一部份包括一虚拟页数栏。6.如申请专利范围第4项所述之系统,其中该第二部份包括一位移栏。7.如申请专利范围第4项所述之系统,其中该绘图位址重对映表系由一电脑系统启动时载入至少一组织暂存器所构成。8.如申请专利范围第7项所述之系统,其中该至少一组织暂存器包括该绘图位址重对映表之一起始位址。9.如申请专利范围第7项所述之系统,其中该至少一组织暂存器包括一边界位址,该边界位址系定义一绘图位址重对映表范围的较低位址。10.如申请专利范围第7项所述之系统,其中该至少一组织暂存器包括一范围暂存器,用以定义该些加速绘图埠可使用之记忆体量。11.如申请专利范围第7项所述之系统,其中包括一初始化BIOS,用以载入该至少一组织暂存器。12.如申请专利范围第7项所述之系统,其中包括一作业系统API,用以载入该至少一组织暂存器。13.如申请专利范围第1项所述之系统,其中包括至少两个微控制器之一者和一记忆体,位于同一半导体晶片上。14.一电脑,包括:至少一处理器;以及至少两个记忆体控制器,其中该至少两个记忆体控制器中的一个记忆体控制器包括:一加速绘图埠和至少一组织暂存器,该暂存器系用以定义该加速绘图埠所使用的复数个位址之一范围,该范围可供复数个加速绘图埠转换之用。15.如申请专利范围第14项所述之系统,其中该至少两个记忆体控制器中之至少两个记忆体控制器包括一加速绘图埠。16.如申请专利范围第14项所述之系统,其中该至少两个记忆体控制器中之至少两个记忆体控制器,包括位于同一晶片上。17.如申请专利范围第14项所述之系统,其中更包括一绘图位址重对映表位于一记忆体上,其中该记忆体系连接至该至少两个记忆体控制器。18.如申请专利范围第17项所述之系统,其中该绘图位址重对映表,是由一电脑系统启动时载入至少一组织暂存器所组成的。19.如申请专利范围第17项所述之系统,其中该至少一组织暂存器包括该绘图位址重对映表之一起始位址。20.如申请专利范围第17项所述之系统,其中该至少一组织暂存器包括一边界位址,该边界位址系定义一绘图位址重对映表范围之较低位址。21.如申请专利范围第17项所述之系统,其中一初始化BIOS载入该至少一组织暂存器。22.如申请专利范围第17项所述之系统,其中包括一作业系统API载入该至少一组织暂存器。23.如申请专利范围第14项所述之系统,其中更包括具有一绘图位址重对映表位于该至少两个记忆体控制器上,其中该绘图位址重对映表包括至少一页表进入点(PTE),该页表进入点系提供一虚拟位址至一实际位址之一转换的一资讯,其中该虚拟位址包含一第一部分和一第二部分,并且该第一部份对应于该绘图位址重对映表之该至少一页表进入点,其中该第二部分可结合该绘图位址重对映表之该资讯以提供该实际位址。24.如申请专利范围第14项所述之系统,其中该第一部份包括一虚拟页数栏。25.如申请专利范围第14项所述之系统,其中该第二部份包括一位移栏。26.如申请专利范围第14项所述之系统,其中包括至少两个微控制器中之一者和一记忆体系位在于一半导体晶片上。27.一多重记忆体控制器电脑,包括:一元件,用以藉由一主机滙流排连接至少两个记忆体控制器与至少一处理器单元;以及一元件,用以连接至少一组织暂存器与该至少两个记忆体控制器中之一记忆体控制器,该组织暂存器系用以定义复数个加速绘图埠转换可用的复数个位址之一范围。28.如申请专利范围第27项所述之电脑,更包括一元件,用以控制一绘图位址重对映表,该绘图位址重对映表包括至少一页表进入点,用以提供一虚拟位址与一实际位址间之一转换所需的一资讯,其中该虚拟位址包括第一部份和一第二部分,该第一部份系对应于该至少一页表进入点,且其中该第二部分和该资讯可结合成该实际位址。29.如申请专利范围第28项所述之电脑,其中该第一部份包括一虚拟页数栏。30.如申请专利范围第28项所述之电脑,其中该第二部份包括一位移栏。31.如申请专利范围第28项所述之电脑,其中该实际位址对应于该记忆体之一位置用以储存资料。32.如申请专利范围第28项所述之电脑,其中更包括一元件,用以连接一绘图加速器和该至少两个记忆体控制器之一者。33.如申请专利范围第28项所述之电脑,其中该绘图位址重对映表,是由一电脑系统启动时所载入之该至少一组织暂存器所组成。34.如申请专利范围第33项所述之电脑,其中该至少一组织暂存器包括该绘图位址重对映表之一起始位址。35.如申请专利范围第33项所述之电脑,其中该至少一组织暂存器包括一边界位址,用以定义一绘图位址重对映表范围的较低位址。36.如申请专利范围第33项所述之电脑,其中该至少一组织暂存器包含一范围暂存器,用以定义复数个进阶绘图埠转换所使用之一记忆体数量。37.如申请专利范围第33项所述之电脑,其中包括一初始化BIOS载入该至少一组织暂存器。38.如申请专利范围第33项所述之电脑,其中包括一作业系统API载入该至少一组织暂存器。39.如申请专利范围第27项所述之电脑,其中包括至少两个微控制器之一者和一记忆体位在同一半导体晶片上。40.一多重记忆体控制器系统,包括:一处理器单元;一绘图加速器;以及至少两个记忆体控制器,用以接受来自该处理器单元和该绘图加速器的复数个记忆体要求,其中该至少两个记忆体控制器之一者包括:一加速绘图埠连接到该绘图加速器;一基础暂存器,用以定义一记忆体的一起始位址,该起始位址系用以加速复数个绘图埠转换且可用于该至少两个记忆体控制器之一者;以及一范围暂存器,用以定义该记忆体之一范围,该范围系对应于该基础暂存器之该起始位址。41.一种制造多重记忆体控制器电脑系统之方法,包括:连接至少两个记忆体控制器与至少一处理器单元;以及连接至少一组织暂存器与至少两个记忆控制器之一者,其中该至少一组织暂存器系用以定义复数个加速绘图埠转换可用的复数个位址之一范围。42.如申请专利范围第41项所述之方法,其中更包括控制一绘图位址重对映表,该绘图位址重对映表包括至少一页表进入点(PTE),该页表进入点系提供一虚拟位址至一实际位址之一转换的一资讯,其中该虚拟位址包含一第一部分和一第二部分,并且该第一部份对应于该绘图位址重对映表之该至少一页表进入点,其中该第二部分可结合该绘图位址重对映表之该资讯以提供该实际位址。43.如申请专利范围第42项所述之方法,其中更包括配置一虚拟页数栏至该第一部份。44.如申请专利范围第42项所述之方法,其中更包括配置一位移栏至该第二部份。45.如申请专利范围第42项所述之方法,其中更包括连接一绘图加速器与该至少两个记忆体控制器之一者。46.如申请专利范围第42项所述之方法,其中更包括于电脑系统启动期间,载入该至少一组织暂存器。47.如申请专利范围第46项所述之方法,其中更包括于一基础位址暂存器中定义一记忆体之一起始点,用以加速复数个绘图埠转换。48.如申请专利范围第46项所述之方法,其中更包括设定一边界位址暂存器,用以定义一绘图重分配表的较低位址。49.如申请专利范围第46项所述之方法,其中更包括在该至少一组织暂存器中,使用一范围暂存器,用以定义复数个加速绘图埠转换可用之记忆体数量。50.如申请专利范围第45项所述之方法,其中更包括使用一初始化BIOS,用以载入该至少一组织暂存器。51.如申请专利范围第46项所述之方法,其中更包括使用一作业系统API,用以载入该至少一组织暂存器。52.如申请专利范围第41项所述之方法,其中更包括于同一半导体晶片上,制造至少两个微控制器之一者和一记忆体。53.一种使用多重记忆体控制器系统的方法,包括:储存一绘图位址重对映表于一电脑系统的一记忆体中,其该至少两个记忆体控制器之一者具有至少一组织暂存器,该组织暂存器系用以定义复数个加速绘图埠转换可使用的复数个位址之一范围;连接一绘图加速器与该至少两个记忆体控制器之一者;以及储存一绘图位址重对应表在一记忆体中,该记忆体系连接至该至少两个记忆体控制器之一者。54.如申请专利范围第53项所述之方法,其中该储存该绘图位址重对映表的步骤中,更包括储存至少一页表进入点(PTE),用以提供一虚拟位址与一实际位址之一转换所需的一资讯,其中该虚拟位址包括一第一部分和一第二部分,该第一部份系对应于该具表进入点,且该第二部份与该资讯可相结合,以提供该实际位址。55.如申请专利范围第54项所述之方法,其中更包括储存一虚拟页数栏于该第一部份中。56.如申请专利范围第54项所述之方法,其中更包括储存一位移栏于该第二部份中。57.如申请专利范围第54项所述之方法,其中更包括于一电脑系统起动时载入该至少一组织暂存器。58.如申请专利范围第53项所述之方法,其中更包括一绘图位址重对映表的一基础位址位于该至少一组织暂存器中。59.如申请专利范围第53项所述之方法,其中更包括储存一边界位址于该至少一组织暂存器中,用以定义一绘图位址重对映表范围的较低位址。60.如申请专利范围第53项所述之方法,其中更包括定义一记忆体数量,该记忆体数量系用在该至少一组织暂存器之复数个加数绘图埠上。61.如申请专利范围第53项所述之方法,其中更包括藉由一初始化BIOS载入该至少一组织暂存器。62.如申请专利范围第53项所述之方法,其中更包括藉由一作业系统API载入该至少一组织暂存器。63.一种使用多重记忆体控制器系统的方法,包括:储存一绘图位址重对映表于一电脑系统的一记忆体中,该电脑系统具有至少两个记忆体控制器,其中该至少两个记忆体控制器之一者具有一基础暂存器和一范围暂存器,其中该基础暂存器系用以定义复数个加速绘图埠转换之一记忆体之一起始位址,并且其中该范围暂存器系用以定义该起始位址之一范围,该些起始位址系对应于该基础暂存器;连接一绘图加速器与该至少两个记忆体控制器之一者;程式化一作业系统,藉以优先使用位于该起始位址之一记忆体,其中该记忆体系在一记忆体空间之配置期间,由一该基础暂存器与该范围暂存器所定义;以及储存一绘图位址重对应表于该记忆体中,该记忆体系连接至该至少两个记忆体控制器之一者。图式简单说明:第一图是一方块图,绘示一种习知电脑系统的架构;第二图是一方块图,绘示本发明之较佳实施例之一种电脑系统;第三图是一方块图,绘示处理器的位址空间;第四图是一方块图,绘示本发明之第二较佳实施例;第五图是一方块图,绘示虚拟位址至实际位址的转换;第六图是一方块图,绘示绘图位址重对映表的页表进入点;以及第七图是一方块图绘示外部缓冲区进入点的生成。 |
