| 主权项 |
1.一种于一半导体晶片上制作一转接垫(landing pad)的方法,该半导体晶片包含有一矽基底,一介电层设于该矽基底之上,一保护层设于该介电层表面,以及一光阻层设于该保护层表面,其中该光阻层上具有一已蚀刻至该保护层表面之孔洞,用来定义该转接垫的位置;该制作方法包含有:进行一第一非等向性蚀刻制程,以垂直向下去除该孔洞下之该保护层以及一预定深度之介电层而形成一凹孔;进行一去光阻制程,以去除该半导体晶片表面之光阻层;进行一沉积制程,以使该保护层及该凹孔表面形成一填充层;对该半导体晶片表面进行一回蚀刻(etch back)制程,以完全去除位于该凹孔中央部分之填充层,并使位于该凹孔周围部分之填充层形成一环状的侧壁子(spacer);进行一第二非等向性蚀刻制程,沿该凹孔之中央部分垂直向下去除位于其下方之该介电层直到该矽基底表面以形成一插塞洞(plug hole),其中位于该凹孔周围部分之侧壁子系用来做为该第二非等向性蚀刻制程之硬光罩(hard-mask);以及于该凹孔及其底侧之插塞洞内沉积一导电层,完全填满该凹孔以及该插塞洞以形成该转接垫。2.如申请专利范围第1项之方法,其中于进行该回蚀刻制程时,该保护层上方之填充层也会被完全去除,而在进行该第二非等向性蚀刻制程时,该保护层以及该凹孔周围部分之侧壁子系同时用来做为该第二非等向性蚀刻制程之硬光罩。3.如申请专利范围第2项之方法,其中该导电层的制作方法包含有:于该保护层表面、该凹孔内以及该插塞洞内沉积该导电层,以完全填满该凹孔与该插塞洞;以及进行一回蚀刻制程或化学机械研磨制程,以完全去除该保护层表面之导电层,并使该凹孔内之导电层表面约略与该保护层切齐,以完成该导电层之制作。4.如申请专利范围第1项之方法,其中该介电层系以氧化矽所构成。5.如申请专利范围第1项之方法,其中该保护层系以氮化矽所构成。6.如申请专利范围第1项之方法,其中该导电层系以多晶矽所构成。7.如申请专利范围第6项之方法,其中该填充层系以多晶矽所构成,用来使该后续生成之侧壁子能与该凹孔以及该插塞洞内之导电层产生良好键结而形成一导电性良好的转接垫。8.如申请专利范围第1项之方法,其中该转接垫系用来作为一动态记忆体之记忆单元中的电晶体与电容之间的电连接。 |
