| 摘要 |
<p>위상 동기 루프(PLL) 회로는 두 주파수간의 위상 차이를 줄일 수 있도록 국부 클럭 주파수의 정렬 방향을 나타내는 제어 신호를 발생시키기 위하여 국부 클럭 주파수와 기준 주파수의 위상을 비교하는 위상 비교기를 갖는다. PLL의 전압 제어 발진기(VCO)는 국부 클럭 주파수가 추출되는 발진 신호 주파수를 발생시키기 위하여 그에 인가되는 제어 전압에 응답한다. 루프 필터는 상대적인 위상 차이를 줄이기 위하여 제어 신호에 의해 표시되는 방향으로 국부 클럭 주파수를 조절하기 위해, 제어 전압을 VCO에 인가하기 위하여 위상 비교기로부터의 제어 신호에 응답한다. 상기 루프 필터는, 상기 PLL 회로의 동작 또는 리셋 개시후, 상기 기준 주파수의 안정화의 표시로서 소정 주기의 기준 주파수 동안 선택된 에지를 검출하는 시동 회로, 및 상기 제어 전압을 실질적으로 0V의 초기 레벨로부터 상기 위상 동기를 실현하는 데에 필요한 상기 제어 전압의 레벨을 초과하는 소정의 풀업 레벨까지 선형으로 상승시키기 위하여 상기 선택된 에지의 검출에 응답하는 수단을 갖는다. 이는 선택된 주기 에지에서 측정되는, 위상 동기를 실현하는 데에 필요한 시간 간격을 줄인다. 루프 필터는 또한 제어 전압을 점증적으로 감소시키는 풀업 레벨을 위상 동기를 실현하는 데에 필요한 레벨이 되게 하는 제어 전압에 응답한다.</p> |
