半导体积体电路及其制造方法

摘要

本发明之目的在于防止基准型输入初阶电路之输入特性，因为电源电压或GND位准之位置偏移而造成裕度不足。将产生基准电位产生电路l之电压，以由Rl~R8所成之电阻分压电路加以分压，而形成基准电位VREFA及VREFB。于基准型之初阶电路A、B中，对应输入特性，藉由母片方式改变选择电路4、5之Al配线，而选择VREFA或VREFB之其一。于晶片制程结束后之评估测试中，当输入特性之裕度不足时，藉由溶断保险丝Fl~F4而调节之。

主权项

1. 一种半导体积体电路,其具有复数个输入初阶电路,藉由将该输入初阶电路分别与基准电位及输入信号位准相比较之基准型电路所构成,其特征为:设有复数种基准电位,可配合各电路之初段特性,选择输入至各输入初阶电路之基准电位。2. 如申请专利范围第1项之半导体积体电路,其中,藉由将基准电位产生电路之输出电位,以不同分压比之电阻电路分压,而得到不同种类之基准电位。3. 如申请专利范围第2项之半导体积体电路,其中,决定上述分压比之电阻电路为可进行微调之结构。4. 如申请专利范围第1项之半导体积体电路,其中,于可选择接/断之配线中,或由可选择接/断之配线与可藉由该配线之接/断而控制导通/非导通之转换闸极所组成之电路中,系藉由选择上述配线之接/断,而执行各输入初阶电路之各基准电位之选择。5. 如申请专利范围第1项之半导体积体电路,其中,系藉由选择可选择之Al配线,而执行各输入初阶电路之各基准电位之选择。6. 一种半导体积体电路之制造方法,其具有:复数个可将输入信号位准与基准电位相比较之基准型输入初阶电路;复数个不同电位之基准电位源;复数个分别与各基准电位源连接之基准电位配线;且各输入初阶电路与任一基准电位配线相连接;其特征为:于Al配线形成制程中,选择性地进行与对应输入初阶电路之基准电位配线之连接。7. 一种半导体积体电路之制造方法,其具有:复数个可将输入信号位准与基准电位比较之基准型输入初阶电路;复数个不同电位之基准电位源;复数个分别与各基准电位源连接之基准电位配线;且各输入初阶电路与任一基准电位配线相连接;其特征为:于可选择接/断之配线中,或由可选择接/断之配线与可藉由该配线之接/断而控制导通/非导通之转换闸极所组成之电路中,系藉由选择上述配线之接/断,而可选择与与对应输入初阶电路之基准电位配线之连接,并依据晶片制程结束后之评估,进行上述配线之接/断之选择。8. 如申请专利范围第6或7项之半导体积体电路之制造方法,其中,上述基准电位源与基准电位产生电路相连接,并藉由可微调之电阻分压电路所构成,依据晶片制程结束后之评估,进行该电阻分压电路之微调。