| 摘要 |
<p>Die Erfindung betrifft ein Halbleiter-Speicherzellenpaar mit verringertem Flächenbedarf, wobei jedes Halbleiter-Speicherzellenpaar eine gemeinsame Auswahltransistor-Wortleitung (WLAT) und eine erste und zweite Wortleitung (WL1, WL2) aufweist. Bitleitungen (BL1, BL2) sind mit einem aktiven Bereich (AA) verbunden, der an sich mit den Wortleitungen überlappenden Bereichen Auswahltransistorbereiche (AT1, AT2), Zelltransistorbereiche (ZT1, ZT2) und Tunnelfensterbereiche (TF1, TF2) ausbildet. Durch die im wesentliche ringförmige Struktur des aktiven Bereiches (AA) ergibt sich eine wesentliche Flächenersparnis.</p> |
