| 主权项 |
1.一种具有至少一电容器之积体电路配置,其特征为:-具有第一基体(1)和第二基体(2),-在第一基体(1)之至少一与第一基体(1)之表面(01)相邻接之区域中配置至少二个部份电容器,-至少一个接触区是配置在第二基体(2)之表面(01)之区域中,-接触区(K)之接触面(KF)之平行于第一基体(1)之表面(01)之横切面在至少一个维度中较部份电容器之间的间距还大,一接触面(KF)是与部份电容器中至少一个相邻接,-电容器是由部份电容器所构成,这些部份电容器是与接触面(KF)相邻接。2.如申请专利范围第1项之电路配置,其中-接触面(KF)之横切面之维度较此种介于部份电容器之一与上述区域之边缘之间的间距还大,-接触面(KF)邻接于上述区域之至少一部份且因此与部份电容器之至少一部份相邻接,-接触面(KF)不与上述区域之外部相邻接。3.如申请专利范围第1项之电路配置,其中电容器含有至少二个部份电容器。4.如申请专利范围第3项之电路配置,其中-接触面(KF)之横切面之维度至少较部份电容器之中央之间的间距大二倍且较部份电容器与上述区域之边缘之间的间距还大,-接触面(KF)是与上述区域之至少一部份相邻接且因此与至少二个部份电容器相邻接。5.如申请专利范围第1至第4项中任一项之电路配置,其中相邻之部份电容器之间的间距大约是相同的。6.如申请专利范围第5项之电路配置,其中部份电容器不规则地或以短距离之配置方式分布于上述区域上方。7.如申请专利范围第5项之电路配置,其中电容器含有至少5个部份电容器。8.如申请专利范围第6项之电路配置,其中电容器至少5个部份电容器。9.如申请专利范围第1至第4项中任一项之电路配置,其中在面对第一基体(1)之表面(01)之表面上及/或面对第二基体(2)之表面(02)之表面上之第一基体(1)及/或第二基体(2)设有另一接触区。10.如申请专利范围第1,2,3或4项之电路配置,其中此电路配置是DRAM-单胞配置。11.如申请专利范围第8项之电路配置,其中此电路配置是DRAM-单胞配置。12.如申请专利范围第5项之电路配置,其中此电路配置是DRAM-单胞配置。13.一种具有至少一电容器之积体电路配置之制造方法,其特征为:-在第一基体(1)之至少一与第一基体(1)之表面(01)相邻接之区域中产生至少二个部份电容器,-在第二基体(2)之表面(02)区域中之第二基体(2)上至少产生一个具有接触面(KF)之接触区(K),其平行于第一基体(1)之表面(01)之横切面在至少一个维度中是较部份电容器之间的间距还大,-须连接第一基体(1)和第二基体(2),使接触面(KF)是和部份电容器中至少一个相邻接,-电容器是由每一个部份电容器所构成,这些部份电容器是和接触面(KF)相邻接。-为了产生部份电容器,须藉由电子化学式蚀刻而第一基体(1)中产生一些细孔(P),-这些细孔(P)中设置电容器介电质(Kd),-为了产生上述部份电容器之记忆体节点(Sp),须沈积导电性材料且进行结构化。14.如申请专利范围第13项之方法,其中-在第一基体(1)中于产生上述细孔(P)之后沈积一种掺杂物质扩散源,其中第一基体(1)含有一种具有第一掺杂物质浓度之半导体材料,-掺杂物质扩散源之掺杂物质藉由退火过程而扩散至第一基体(1)中,这样在第一基体(1)内部即可产生一层具有第二掺杂物质浓度之层(S)。15.如申请专利范围第13或第14项之方法,其中在产生细孔(P)之前须对第一基体(1)进行结构化,这样即可预设这些细孔(P)之空间配置。16.如申请专利范围第13或第14项之方法,其中第一基体(1)和第二基体(2)以共晶方式(eutectically)互相连接。17.如申请专利范围第16项之方法,其中-接触面(KF)及/或记忆体节点(Sp)设有金(Gold),-第一基体(1)和第二基体(2)合并且加热至大约400℃至500℃。18.如申请专利范围第13或第14项之方法,其中电容器是由至少5个部份电容器所构成。19.如申请专利范围第15项之方法,其中电容器是由至少5个部份电容器所构成。20.如申请专利范围第13或第14项之方法,其中制成一种DRAM-单胞配置。21.如申请专利范围第18项之方法,其中制成一种DRAM-单胞配置。22.如申请专利范围第15项之方法,其中制成一种DRAM-单胞配置。23.如申请专利范围第19项之方法,其中制成一种DRAM-单胞配置。24.如申请专利范围第13或第14项之方法,其中在面对第一基体(1)之表面(01)之表面上及/或面对第二基体(2)之表面(02)之表面上之第一基体(1)及/或第二基体(2)设有另一接触区。25.如申请专利范围第20项之方法,其中在面对第一基体(1)之表面(01)之表面上及/或面对第二基体(2)之表面(02)之表面上之第一基体(1)及/或第二基体(2)设有另一接触区。图式简单说明:第一图藉由电子化学式蚀刻而产生细孔之后的第一基体。第二图在产生一个层及电容器介电质且已沈积一层掺杂之多晶矽层之后的第一基体。第三图产生记忆体节点之后的第一基体,其中须对上述掺杂之多晶矽层进行回蚀刻且随后之磊晶方式生长。第四图在选择电晶体,字线,位元线和接触区产生之后第二基体俯视图之一部份。第五图在第一基体和第二基体未调整地互相连接之后第一基体和第二基体之横切面图。 |
