| 主权项 |
1.一种在半导体记忆元件形成一位元线及一电容器之方法,其包含:提供一闸极氧化层在一掺杂矽半导体基底;形成闸电极堆叠与导电插塞并列在该闸极氧化层之上,该导电插塞被该闸电极堆叠之横向延伸之一第一介电材料所分离;形成一第一内部复晶矽介电层于该导电插塞之上;形成位元线于该第一介电材料之上的第一内部复晶矽介电层;及形成一电容器在该插塞上及一组该位元线间。2.依申请专利范围第1项所述之方法,其包括:该电容器系由在该插塞之表面形成一薄导电层,接着形成一电容器介电层在该薄导电层之上及形成该电容器之上电极板在该电容器介电层上。3.依申请专利范围第1项所述之方法,其包括:该电容器系由在该插塞之表面形成一掺杂复晶矽之薄导电层,接着进行化学机械研磨,形成一包含Ta2O5/TiN之电容器介电层在该薄导电层上,及形成一包含掺杂复晶矽之该电容器上电极板在该电容器介电层上。4.依申请专利范围第1项所述之方法,其包括:形成一介电层在该位元线上以密封该位元线;形成一第二内部复晶矽介电层在该位元线之上;及用化学机械研磨法平坦该第二内部复晶矽介电层。5.依申请专利范围第1项所述之方法,其包括:形成一介电层在该位元线上,以密封该位元线;形成一第二内部复晶矽介电层在该位元线之上;及用化学机械研磨法平坦该第二内部复晶矽介电层;该电容器系由在该插塞之表面形成一薄导电层形成,接着形成一电容器介电层在该薄导电层,及形成一该电容器之上电极板在该电容器介电层上。6.一种半导体记忆元件形成一位元线及一电容器之方法,其包含:形成一闸极氧化层在一掺杂矽半导体基底;形成闸电极/字元线堆叠与掺杂复晶矽插塞并列在该闸极氧化层之上,该掺杂复晶矽插塞被该闸电极/字元线堆叠之横向延伸之一第一介电材料所分离;形成一第一内部复晶矽介电层于该掺杂复晶矽插塞之上;形成位元线于该第一介电材料之上的第一内部复晶矽介电层;及形成一电容器在该掺杂复晶矽插塞上及一组该位元线间。7.依申请专利范围第6项所述之方法,其包括:该电容器系由在该掺杂复晶矽插塞之表面形成一薄导电层,接着形成一电容器介电层在该薄导电层之上及形成该电容器之上电极板在该电容器介电层上。8.依申请专利范围第6项所述之方法,其包括:该电容器系由在该掺杂复晶矽插塞之表面形成一掺杂复晶矽之薄导电层,接着进行化学机械研磨,形成一包含Ta2O5/TiN之电容器介电层在该薄导电层上,及形成一包含掺杂复晶矽之该电容器上电极板在该电容器介电层上。9.依申请专利范围第6项所述之方法,其包括:形成一介电层在该位元线上以密封该位元线;形成一第二内部复晶矽介电层在该位元线之上;及用化学机械研磨法平坦该第二内部复晶矽介电层。10.依申请专利范围第6项所述之方法,其包括:形成一介电层在该位元线上,以密封该位元线;形成一平坦化第二内部复晶矽介电层在该位元线之上;及该电容器系由在该掺杂复晶矽插塞之表面形成一薄导电层形成,接着形成一电容器介电层在该薄导电层,及形成一该电容器之上电极板在该电容器介电层上。11.一种具有一位元线及一电容器之半导体记忆体元件,其包含;一闸极氧化层位在一掺杂矽半导体基底上;闸电极堆叠与导电插塞并列在该闸极氧化层上,该导电插塞被该闸电极堆叠在横向延伸之一第一介电材料所分离;一第一内部复晶矽介电层形成在该导电插塞上;位元线位在该第一介电材料上之该第一内部复晶矽介电层;及一电容器在一该插塞上及一组该位元间。12.依申请专利范围第11项所述之元件,其中:该电容器包含:一薄导电层,位在该插塞之表面;一电容器介电层位在该薄导电层上;及一该电容器之上电极板位在该电容器介电层上。13.依申请专利范围第11项所述之元件,其中:该电容器包含:一掺杂复晶矽之薄导电层,位在由CMP研磨之该插塞表面;一由Ta2O5/TiN组成之电容器介电层,位在该薄导电层上;及一由掺杂复晶矽组成之该电容器之上电极板,位在该电容器介电层上。14.依申请专利范围第11项所述之元件,其另包含:一介电层位在该位元线上,以密封该位元线;及一平坦化第二内部复晶矽介电层形成在该位元线上。15.依申请专利范围第11项所述之元件,其另包含:一介电层位在该位元线上,以密封位元线;及一平坦化第二内部复晶矽介电层形成在该位元线上,该电容器含一薄导电层在该插塞之表面,一电容器介电层在该薄导电层上,且该电容器之上电极板在该电容器介电层上。16.一种具有位元线及一电容器之半导体记忆元件,包含:一闸极氧化层位在一掺杂矽半导体基底上;闸电极/字元线堆叠与掺杂复晶矽插塞并列在该闸极氧化层上;该掺杂复晶矽插塞被该闸电极/字元件堆叠之横向延伸之一第一介电材料所分离;一第一内部复晶矽介电层位在该掺杂复晶矽插塞上;位元线位在该第一介电材料上之在该第一内部复晶矽介电层;及电容器在该插塞上及该位元线间。17.依申请专利范围第16项所述之元件,其中:该电容器包含:一薄导电层位在该插塞表面;一电容器介电层位在该薄导电层上;及一该电容器之上电极板位在该电容器介电层上。18.依申请专利范围第16项所述之元件,其中:该电容器包含:一掺杂复晶矽之薄导电层位在该复晶矽插塞以CMP研磨之表面,一由Ta2O5/TiN组成之电容器介电层位在该薄导电层上;及一由掺杂复晶矽组成之该电容器的上电极板在该电容器介电层上。19.依申请专利范围第16项所述之元件,其中:一介电层在该位元线上,以密封该位元线;及一第二内部复晶矽介电层形成在该位元线上,该第二内部复晶矽介电层系以化学机械研磨平坦化。20.依申请专利范围第16项所述之元件,其另包含:一介电层在一氮化矽层之该位元线上,以密封该位元线;及一第二内部复晶矽层形成在该位元线上,该第二内部复晶矽层系以化学机械研磨平坦化,且该电容器包含一薄导电层在该插塞表面,一电容器介电层在该薄导电层上,一该电容器之上板在该电容器介电层上。图式简单说明:第一图A至第一图C绘示习知制程流程布局第一部份之平面图及剖面图,从绝缘到自我对准复晶矽插塞形成;第二图A至第二图C绘示习知制程第二部份之平面图及剖面图,包括位元线形成自我对准节点电容器及后续制程;第三图A,第三图B及第三图C根据本发明对于8F2 DRAM晶胞提供一比较COB(第三图A)、CUB(第三图B)、及新的CEB(第三图C)设计之比较图;第四图A至第四图C绘示根据本发明之CEB(电容器等于位元线位阶)第一部份之制程流程布局之平面图及剖面图,从绝缘到自我对准复晶矽插塞形成;第五图A至第五图C绘示根据本发明之CEB(电容器等于位元线位阶)第二部份之制程之结果之平面图及剖面图,包括位元线形成,自我对准节点电容器形成,及后续制程;及第六图A至第六图D绘示本发明之制造流程图。 |
