| 主权项 |
1.一种EPROM元件中适合低汲极电压操作之热电子程式化方法,该元件包含有一源极、一汲极、一控制闸极、一浮动闸极以及一基底,该方法包含有:提供一第一电压予于该汲极以使该汲极与该源极之间的偏压小于5伏特;提供一第二电压予该控制闸极以使该浮动闸极与该源极之间的偏压大于2伏特;以及提供一第三电压予该基极以使该基底与该源极之间的偏压大于0.5伏特,其中,对该浮动闸极充电之电流系由该源极至该汲极之电子流而产生。2.如申请专利范围第1项之方法,其中,该第三电压系使该基底与该源极之间的偏压介于0.5伏特至2伏特之间。3.如申请专利范围第1项之方法,其中,该第一电压系使该汲极与该源极之间的偏压介于3伏特至5伏特之间。4.如申请专利范围第1项之方法,其中,该第二电压系使该浮动闸极与该源极之间的偏压介于2伏特至7伏特之间。5.如申请专利范围第1项之方法,其中,该第二电压系使该控制闸极与该源极之间的偏压大于5伏特。6.一种n形通道元件,形成于一基底上,包含有:一源极区以及一汲极区,形成于该基底表面;一第一介电层,形成于该基底上;一浮动闸极,形成于该第一介电层上,且部分之该浮动闸极与该汲极区重叠;一第二介电层,形成该浮动闸极上;一控制闸极,形成于该第二介电层上;一第一连接线,连接于该汲极区,用以使该汲极与该源极之间的偏压小于5伏特;一第二连接线,连接于该控制闸,用以使该浮动闸与该源极之间的偏压大于2伏特,以及一第三连接线,连接于该基底,用以使该基底与该源极之间的偏压大于0.5伏特;其中,对该浮动闸极充电之电流系由该源极至该汲极之电子流而产生。7.如申请专利范围第6项之n型通道元件,其中,该n形通道元件系为一闸堆叠式n形通道元件(stacked gate n-channel device)。8.如申请专利范围第6项之n型通道元件,其中,该n形通道元件另包含有:一闸氧化层,设于该浮动闸与该源极区之间的该基底表面;以及一选择闸极,设于该闸氧化层上,用以控制该源极至该汲极之电流。9.如申请专利范围第6项之n型通道元件,其中,该源极区系为一双扩散汲极(doublediffusion in, DDD)结构。10.如申请专利范围第6项之n型通道元件,其中,该n形通道元件另包含有一重p形掺杂区,设于该源极至该汲极之电子流的下方,用以增加该基底至该源极导通时之电洞电流比例。11.一种浮动闸记忆元阵列,包含有:至少二记忆元,每一记忆元包含有设于一基底表面之一源极区以及一汲极区,一第一介电层,形成于该基底上,一浮动闸极,形成于该第一介电层上,一第二介电层,形成该浮动闸极上,一控制闸极,形成于该第二介电层上,一第一连接线,连接于该汲极区,用以使该汲极与该源极之间的偏压小于5伏特,一第二连接线,连接于该控制闸,用以使该浮动闸与该源极之间的偏压大于2伏特,以及一第三连接线,连接于该基底,用以使该基底与该源极之间的偏压大于0.5伏特;其中,对该浮动闸极充电之电流系由该源极至该汲极之电子流而产生;其中至少一记忆元之基底连接至一第一接点,至少一记忆元之基底连接至一第二接点,该第一接点与该第二接点在电性上相互隔绝。12.如申请专利范围第11项之浮动闸记忆元阵列,其中,每一记忆元之基底系为一p形井,且连接于该第一接点之p形井与连接于该第二接点之p形井系以一深n形井作为彼此的电隔绝。图式简单说明:第一图为习知的EPROM的结构示意图;第二图A为习知的CHEI之示意图;第二图B为习知的CISEI之示意图;第三图表示本发明之AECHEI的原理示意图;第四图为欧杰再合并的示意图;第五图表示一个虚拟记忆元于导通时所发射的光之能量分布的实睑结果图;第六图为一个虚拟记忆体的闸极电流对闸极电压图;第七图为本发明之AECHEI以及习知CHEI对一EPROM的程式化特性图;第八图为一种本发明之AECHEI所使用之EPROM的结构图;第九图A以及第九图B为两种本发明之AECHEI所使用之EPROM的结构图;第十图A表示本发明之浮动闸记忆元阵列示意图;第十一图为一种分闸式n形通道元件示意图。 |
