发明名称 编码装置、解码装置、编解码装置、编码方法和解码方法
摘要 〔课题〕利用控制进位令确定码后藉着置换为既定之 PATTERN,缩短总码长和码之扫出时间。〔解决手段〕一种编码装置系关于具备储存资讯源资料之资料记忆体、储存关于依据辅助参数指定之该编码对象资料之学资料后输出之学记忆体、输出依据该辅助参数指定之编码参数之概率推测表、以及依据该解码对象资料和该编码参数进行算术编码后输出码之编码器之编码装置,具备对于资讯源资料之各输入处理或码之各输出量测既定间隔后通知之同步侦测器、按照该既定间隔侦测有效区域内之进位边限而且依照其侦测结果指示有效区域内之舍去区域之进位边限侦测器,编码器舍去利用该进位侦测器所指示之由有效区域等分为上阶和下阶之部分区域之一方后更新有效区域。
申请公布号 TW447196 申请公布日期 2001.07.21
申请号 TW089104027 申请日期 2000.03.07
申请人 三菱电机股份有限公司 发明人 木村智广;吉田雅之;小野文孝
分类号 H03M7/30 主分类号 H03M7/30
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 1.一种编码装置,包括:资料记忆体,储存资讯源资料后输出编码对象资料和其辅助参数(上下文);学习记忆体,储存关于依据该辅助参数指定之该编码对象资料之学习资料后输出;概率推测表输出依据该学习资料指定之编码参数;以及编码器,依据该解码对象资料和该编码参数进行算术编码后输出码;其特征在于包括:同步侦测器,以既定单位之资讯源资料之输入处理或码之输出为既定间隔量测后通知;以及进位边限侦测器,按照该既定间隔侦测有效区域内之进位边限而且依照其侦测结果指示有效区域内之舍去区域;其中该编码器舍去由该进位侦测器所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域。2.如申请专利范围第1项之编码装置,其中该编码器在该进位边限侦测器侦测到进位边限时,舍去由该进位侦测器所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域。3.如申请专利范围第1或2项之编码装置,其中该进位边限侦测器指示舍去包含所侦测到之进位边限之部分区域。4.如申请专利范围第1或2项之编码装置,其中该既定间隔系将既定单位之编码对象资料编码时。5.如申请专利范围第4项之编码装置,其中该既定间隔将令等待至码値确定为止之码长之最大値设为基准。6.如申请专利范围第4项之编码装置,其中该编码器以该既定间隔为基准设定令等待至码値确定为止之码长之最大値。7.如申请专利范围第1或2项之编码装置,其中该既定间隔系发生既定单位之码输出时。8.如申请专利范围第1或2项之编码装置,其中该既定间隔系发生既定单位之码输出而且码输出値变成既定値时。9.如申请专利范围第1项之编码装置,其中该进位边限侦测器在该有效区域内未侦测到进位边限,也指示将该有效区域等分为上阶和下阶之部分区域之某一方之部分区域。10.如申请专利范围第1或2项之编码装置,其中该编码器具有在和确定之码相同之値连续时置换为可特定该位和长度之RUN长度标记之RUN长度标记变换器。11.如申请专利范围第10项之编码装置,其中该RUN长滚标记变换器在不变换而直接输出之码输出比变换之该RUN长度标记短时不变换。12.如申请专利范围第10项之编码装置,其中自该RUN长度标记抽出之连续长度之最大値系依照解码时RUN长度标记反变换之结果由该编码器设于RUN长度标记变换器。13.一种解码装置,包括:资料记忆体,输出对于解码对象资料之辅助参数(上下文)并储存所解码之该解码对象资料后作为资讯源资料输出;学习记忆体,储存关于依据该辅助参数指定之该解码对象资料之学习资料后输出;概率推测表,输出依据学习资料指定之解码参数;以及解码器,依据该该解码参数和码进行算术解码后输出该解码对象资料;其特征在于包括:同步侦测器,以既定单位之资讯源资料之输出处理或码之输入为既定间隔量测后通知;以及进位边限侦测器,按照该既定间隔侦测有效区域内之进位边限而且依照其侦测结果指示有效区域内之舍去区域;其中该解码器舍去该有效区域等分为上阶和下阶之部分区域之不含该码値之一方后更新该有效区域。14.如申请专利范围第13项之解码装置,其中该解码器在该进位边限侦测器侦测到进位边限时,舍去该有效区域等分为上阶和下阶之部分区域之不含该码値之一方后更新该有效区域。15.如申请专利范围第13或14项之解码装置,其中该进位边限侦测器指示舍去包含所侦测到之进位边限之部分区域。16.如申请专利范围第13或14项之解码装置,其中该既定间隔系将既定单位之解码对象资料解码时。17.如申请专利范围第13或14项之解码装置,其中该既定间隔系发生既定单位之码输入时。18.如申请专利范围第13项之解码装置,其中该既定间隔系发生既定单位之码输入而且和解码同时再现之码输出値变成既定値时。19.如申请专利范围第13或14项之解码装置,其中该解码器具有侦测到RUN长度标记时反变换成被置换之长度之原来之码値之RUN长度标记反变换器。20.一程编解码装置,在编码装置上包括:资料记忆体,储存资讯源资料后输出编码对象资料和其辅助参数(上下文);学习记忆体,储存关于依据该辅助参数指定之该编码对象资料之学习资料后输出;概率推测表,输出依据该学习资料指定之编码参数;编码器,依据该解码对象资料和该编码参数进行算术编码后输出码;同步侦测器,以既定单位之资讯源资料之输入处理或码之输出为既定间隔量测后通知;以及进位边限侦测器,按照该既定间隔侦测有效区域内之进位边限而且依照其侦测结果指示有效区域内之舍去区域;其中该编码器舍去由该进位侦测器所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域;而且在解码装置上包括:资料记忆体,输出对于解码对象资料之辅助参数(上下文)并储存所解码之该解码对象资料后作为资讯源资料输出;学习记忆体,储存关于依据该辅助参数指定之该解码对象资料之学习资料后输出;概率推测表,输出依据学习资料指定之解码参数;解码器.依据该该解码参数和码进行算术解码后输出该解码对象资料;同步侦测器,以既定单位之资讯源资料之输出处理或码之输入为既定间隔量测后通知;以及进位边限侦测器,按照该既定间隔侦测有效区域内之进位边限而且依照其侦测结果指示有效区域内之舍去区域;其中该解码器舍去该有效区域等分为上阶和下阶之部分区域之不含该码値之一方后更新该有效区域。21.如申请专利范围第20项之编解码装置,其中该编码器在该进位边限侦测器侦测到进位边限时,舍去由该进位侦测器所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域,而且该解码器在该进位边限侦测器侦测到进位边限时,舍去该有效区域等分为上阶和下阶之部分区域之不含该码値之一方后更新该有效区域。22.一种编码方法,包括:(a)储存资讯源资料后输出编码对象资料和其辅助参数(上下文)之资料储存步骤;(b)储存关于依据该辅助参数指定之该编码对象资料之学习资料后输出之学习步骤;(c)输出依据该学习资料指定之编码参数之概率推测步骤;(d)依据该解码对象资料和该编码参数进行算术编码后输出码之编码步骤;(e)以既定单位之资讯源资料之输入处理或码之输出为既定间隔量测后通知之同步侦测步骤;(f)按照该既定间隔侦测有效区域内之进位边限而且依照其侦测结果指示有效区域内之舍去区域之进位边限侦测步骤;以及(g)舍去由该进位边限侦测步骤所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域之编码修正步骤。23.如申请专利范围第22项之编码方法,其中该编码修正步骤在该进位边限侦测步骤侦测到进位边限时,舍去在该进位边限侦测步骤所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域。24.如申请专利范围第22或23项之编码方法,其中该编码步骤及该编码修正步骤具有在和确定之码相同之値连续时置换为可特定该値和长度之RUN长度标记之变换步骤。25.如申请专利范围第24项之编码方法,其中该变换步骤在不变换而直接输出之码输出比变换之该RUN长度标记短时不变换。26.如申请专利范围第24项之编码方法,其中自该RUN长度标记抽出之连续长度之最大値系依照解码时RUN长度标记反变换之结果在该编码步骤设于该变换步骤。27.一种解码方法,包括:(a)输出对于解码对象资料之辅助参数(上下文)并储存所解码之该解码对象资料后作为资讯源资料输出之资料储存步骤;(b)储存关于依据该辅助参数指定之该解码对象资料之学习资料后输出之学习步骤;(c)输出依据该学习资料指定之解码参数之概率推测步骤;(d)依据该解码参数和码进行算术编码后输出解码对象资料之解码步骤;(e)以既定单位之资讯源资料之输入处理或码之输出为既定间隔量测后通知之同步侦测步骤;(f)按照该既定间隔侦测有效区域内之进位边限而且依照其侦测结果指示有效区域内之舍去区域之进位边限侦测步骤;以及(g)舍去由该进位边限侦测步骤所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域之解码修正步骤。28.如申请专利范围第27项之解码方法,其中该解码修正步骤在该进位边限侦测步骤侦测到进位边限时,舍去在该进位边限侦测步骤所指示之该有效区域等分为上阶和下阶之部分区域之一方后更新该有效区域。29.如申请专利范围第27或28项之解码方法,其中该解码步骤具有在侦测到RUN长度标记时反变换为被置换长度之原来之码値之RUN长度标记反变换步骤。图式简单说明:第一图系本发明之概念之上方/下方1/2区域舍去方式之说明图。第二图系表示本发明之实施例1之编码部之构造之方块图。第三图系表示本发明之实施例1之解码部之构造之方块图。第四图系说明本发明之实施例1之ROUNDOFFE处理之流程图。第五图系说明本发明之实施例1之HALVINGE处理之流程图。第六图系说明本发明之实施例1之ROUNDDOFFD处理之流程图。第七图系说明本发明之实施例1之HALVINGD处理之流程图。第八图系说明本发明之实施例1之HALVINGE处理之流程图。第九图系说明本发明之实施例1之BYTEOUT7处理之流程图。第十图系说明本发明之实施例1之HALVINGD处理之流程图。第十一图系说明本发明之实施例1之BYTEIN7处理之流程图。第十二图系表示本发明之实施例2之编码部之构造之方块图。第十三图系表示本发明之实施例2之解码部之构造之方块图。第十四图系说明本发明之实施例2之ENCODER处理之流程图。第十五图系说明本发明之实施例2之HALVTNGE处理之流程图。第十六图系说明本发明之实施例2之CODELOWER处理之流程图。第十七图系说明本发明之实施例2之CODEUPPER处理之流程图。第十八图系说明本发明之实施例2之DECODER处理之流程图。第十九图系说明本发明之实施例2之HALVINGD处理之流程图。第二十图系说明本发明之实施例3之ENCODER处理之流程图。第二十一图系说明本发明之实施例3之DECODER处理之流程图。第二十二图系说明本发明之实施例4之ENCODER处理之流程图。第二十三图系说明本发明之实施例4之DECODER处理之流程图。第二十四图系说明本发明之实施例5之ENCODER处理之流程图。第二十五图系说明本发明之实施例5之DECODER处理之流程图。第二十六图系本发明之实施例6之RUN长度标记之说明图。第二十七图系表示本发明之实施例6之RUN长度标记分割输出之说明图。第二十八图系表示本发明之实施例6之RUN长度标记之一例之构造图。第二十九图系表示本发明之实施例6之RUN长度标记之一例之构造图。第三十图系表示本发明之实施例6之RUN长度标记之一例之构造图。第三十一图系在本发明之实施例6之位元组MK表示置换对象位元组之位元组长并和PATTERN之RUN长度一起直接指定PATTERN之方法之说明图。第三十二图系说明本发明之实施例6之RUNLENMARK处理之流程图。第三十三图系关于本发明之实施例7之RUN长度标记码长之比较之说明图。第三十四图系说明本发明之实施例7之RUNLENMARK处理之流图。第三十五图系本发明之实施例8之通知RUN长度标记适用之资之说明图。第三十六图系表示本发明之实施例9之使用RUN长度标记进行码器和解码器间之相互通讯之构造之一例之方块图。第三十七图系表示本发明之实施例9之使用RUN长度标记进行码器和解码器间之相互通讯之构造之一例之方块图。第三十八图系表示本发明之实施例9之使用RUN长度标记进行码器和解码器间之相互通讯之构造之一例之方块图。第三十九图系表示习知之算术编码之概念之说明图。第四十图系用以将小数部总是保持在区域分割之精度并将上阶位数扫至整数部之习知之正常化处理之说明图。第四十一图系表示习知例1之编码器之构造之方块图。第四十二图系表示习知例1之解码器之构造之方块图。第四十三图系标准模型样本之说明图。第四十四图系概率推测表之说明图。第四十五图系编码/解码/区域宽暂存器之构造图。第四十六图系说明习知例1之ENCODER处理之流程图。第四十七图系说明习知例1之ENCODE处理之流程图。第四十八图系说明习知例1之CODELPS处理之流程图。第四十九图系说明习知例1之CODEMPS处理之流程图。第五十图系说明习知例1之RENORME处理之流程图。第五十一图系说明习知例1之BYTEOUT处理之流程图。第五十二图系说明习知例1之INITENC处理之流程图。第五十三图系说明习知例1之FLUSH处理之流程图。第五十四图系说明习知例1之CLEARBITS处理之流程图。第五十五图系说明习知例1之FJNALWRITES处理之流程图。第五十六图系说明习知例1之DECODER处理之流程图。第五十七图系说明习知例1之DECODE处理之流程图。第五十八图系说明习知例1之LPS_EXCHANG处理之流程图。第五十九图系说明习知例1之MPS_EXCHANG处理之流程图。第六十图系说明习知例1之RENORMD处理之流程图。第六十一图系说明习知例1之BYTEIN处理之流程图。第六十二图系说明习知例1之INITDEC处理之流程图。第六十三图系习知例2之进位/非进位区域舍去处理之说明图。第六十四图系表示习知例2之编码器之构造之方块图。第六十五图系表示习知例2之解码器之构造之方块图。第六十六图系表示习知例2之编码/区域宽暂存器之构造之方块图。第六十七图系说明习知例2之RENORME处理之流程图。第六十八图系说明习知例2之ROUNDOFFE处理之流程图。第六十九图系说明习知例2之BYTEOUT处理之流程图。第七十图系说明习知例2之INITENC处理之流程图。第七十一图系说明习知例2之FINALWRETES处理之流程图。第七十二图系说明习知例2之LPS_EXCHANG处理之流程图。第七十三图系说明习知例2之RENORMD处理之流程图。第七十四图系说明习知例2之ROUNDDOFFD处理之流程图。第七十五图系说明习知例2之BYTEIN处理之流程图。第七十六图系说明习知例2之INITDEC处理之流程图。
地址 日本