| 主权项 |
1.一种仲裁复数的未决记忆体存取需求方法,此方法利用一记忆体需求仲裁器将系统记忆体授予前述记忆体存取需求中之一个需求去使用记忆体,复数的记忆体存取需求包含Rfrsh_H_req、Crt_H_req、GroupAB、Crt_L_req、和Rfrsh_L_req,这些需求系分别由一主机控制电路及/或一图像控制电路所发动,记忆体需求仲裁器、主机控制电路及图像控制电路系集积于一个单石半导体晶片上,主机控制电路及图像控制电路分享系统记忆体,记忆体需求仲裁器包含一更新储列,图像控制电路包含一CRT FIFO,其中Rfrsh_H_req为当更新储列满载(full)时的一第一型的记忆体更新需求信号,Crt_H_req为对CRT FIFO供应显示资料的一第一型的记忆体存取信号,GroupAB为一第二型的记忆体存取讯号,GroupAB信号的输出来源为图像控制电路或是主机控制电路,Crt_L_req为对CRTFIFO供应显示资料的一第三型的记忆体存取信号,Rfrsh_L_req为当更新储列处于非空(non-empty)时的一第二型的记忆体更新需求讯号,此方法包含下列步骤:将复数的记忆体存取需求依Rfrsh_H_req > Crt_H_req>GroupAB>Crt_L_req>Rfrsh_L_req优先权顺序予以排序。2.如申请专利范围第1项所述之方法,GroupAB讯号包括groupA讯号以及groupB讯号,groupA讯号包含PCI_Req_r、CPU_Rd_Req、和CPU_ Wr_Req,groupB讯号包含VGA_Req、AGP_Req_r讯号。3.如申请专利范围第1项所述之方法,当更新储列满载时,如不对系统记忆体实施一记忆体更新操作,系统记忆体中之资料将会失去。4.如申请专利范围第1项所述之方法,CRT FIFO中定义一临限资料水位低値TL,而当CRT FIFO之资料水位下降至TL时,使Crt_H_req信号动作,以防止萤幕显示产生不连续现象。5.如申请专利范围第1项所述之方法,当CrT_H_req被失能时,Crt_L_req被致能。6.如申请专利范围第1项所述之方法,更新储列是一5-位元之上下计数器,此一5-位元之上下计数器每15.6微秒进値一次,且每当Rfrsh_L_req或Rfrsh_H_req讯号被准予存取系统记忆体时此5-位元上下计数器即减値一次,此5-位元之上下计数器中定义一临限资料水位高値TH及一临限资料水位低値TL,且由此5-位元上下计数器所监测,当5-位元上下计数器値不低于TL并且不高于TH时Rfrsh_L_req即被动作,而当5-位元上下计数器値增加至TH时Rfrsh_H_req被动作。7.如申请专利范围第4项所述之方法,CRT FIFO中定义一临限高値资料水位标线TH,图像控制器电路进一步包含一上下计数器供追踪此一临限高値资料水位标线TH,当CRT FIFO被充以资料而达到TH时Crt_H_req被失能,当资料水位标线由TH降至TL时Crt_L_req被致能。8.如申请专利范围第2项所述之方法,记忆体需求仲裁器包括一个特权计时数,此特权计时器以一转动优先权演算法对groupA及groupB之记忆体存取需求进行仲裁,当groupA需求被指定为较groupB需求为高的优先权的一段期间内,且当特权计时器满期时,此一转动优先权演算法将一个最后获准的记忆体需求安排成为一个最低优先权的需求,而前述的一段期间分别为groupA、groupB所对应之两个可程控的暂存器ICa、ICb所选择性地决定。9.如申请专利范围第8项所述之方法,当特权计时器计时而经过由ICa所定义之时段而满期时,优先权即由groupA需求转到groupB需求,此时特权计时器就被指派给groupB需求,同时以ICb之値开始计时。10.如申请专利范围第8项所述之方法,当特权计时器计时而经过由ICb所定义之时段而满期时,优先权即由groupB需求转到groupA需求,此时特权计时器就被指派给groupA需求,同时以ICa之値开始计时。11.如申请专利范围第2项所述之方法,记忆体需求仲裁器包括一个图像准许计时器,于一个图像循环中,图像准许计时器可以防止系统记忆体被其它groupA需求所抢占。12.如申请专利范围第6项所述之方法,TH为11111(二进位),TL为00000(二进位)。13.一种单石半导体记忆体控制装置,其控制于单石半导体记忆体控制装置之外部的一单一记忆体装置,包含:一主滙流排介面装置;一主机-图像桥接装置;一核心逻辑记忆体控制器,其经由一第一位址滙流排及一第一资料滙流排连接至主滙流排介面装置;一显示记忆体控制器,其经由一第二位址滙流排及一第二资料滙流排连接至与主机-图像桥接装置;一仲裁器,其分别与核心逻辑记忆体控制器及显示记忆体控制器连结,供将单一记忆装置之使用权授与复数记忆体存取需求中之一需求,复数的记忆体存取需求包含Rfrsh_H_req、CroupAB、Crt_L_req、和Rfrsh_L_ req,这些需求系分别由一主机控制电路及/或一图像控制电路所发动,主机控制电路及图像控制电路分享系统记忆体,仲裁器包含一更新储列,图像控制电路包含一CRT FIFO,其中Rfrsh_H_req为当更新储列满载(full)时的一第一型的记忆体更新需求信号,Crt_H_req为对CRT FIFO供应显示资料的一第一型的记忆体存取信号,GroupAB为一第二型的记忆体存取讯号,GroupAB信号的输出来源为图像控制电路或主机控制电路,Crt_L_req为对CRT FIFO供应显示资料的一第三型的记忆体存取信号,Rfrsh_L_req为当更新储列处于非空(non-empty)时的一第二型的记忆体更新需求讯号,仲裁器以Rfrsh_H_req>Crt_H_req>GroupAB>Crt_L_req>Rfrsh_L_req优先权顺序予以排序。14.如申请专利范围第13项所述之装置,GroupAB讯号包括groupA讯号以及groupB讯号,groupA讯号包含PCI_Req_r、CPU_Rd_Req、和CPU_ Wr_Req,groupB讯号包含VGA_ Req、AGP_Req_r讯号。15.如申请专利范围第13项所述之装置,当更新储列满载时,如不对系统记忆体实施一记忆体更新操作,系统记忆体中之资料将会失去。16.如申请专利范围第13项所述之装置,CRT FIFO中定义一临限资料水位低値TL,而当CRT FIFO之资料水位下降至TL时,使Crt_H_req信号动作,以防止萤幕显示产生不连续现象。17.如申请专利范围第13项所述之装置,当Crt_H_req被失能时,Crt_L_req被致能。18.如申请专利范围第13项所述之装置,更新储列是一5-位元之上下计数器,此一5-位元之上下计数器每15.6微秒进値一次,且每当Rfrsh_L_req或Rfrsh_H_req讯号被准予存取系统记忆体时此5-位元上下计数器即减値一次,此5-位元之上下计数器中定义一临限资料水位高値TH及一临限资料水位低値TL,且由此5-位元上下计数器所监测,当5-位元上下计数器値不低于TL并且不高于TH时Rfrsh_L_req即被动作,而当5-位元上下计数器値增加至TH时Rfrsh_H_req被动作。19.如申请专利范围第16项所述之装置,CRT FIFO中定义一临限高値资料水位标线TH,图像控制器电路进一步包含一上下计数器供追踪此一临限高値资料水位标线TH,当CRT FIFO被充以资料而达到TH时Crt_H_req被失能,当资料水位标线由TH降至TL时Crt_L_req被致能。20.如申请专利范围第14项所述之装置,记忆体需求仲裁器包括一个特权计时数,此特权计时器以一转动优先权演算法对groupA及groupB之记忆体存取需求进行仲裁,groupA需求被指定为较groupB需求为高的优先权的一段期间内,且当特权计时器满期时,此一转动优先权演算法将一个最后获准的记忆体需求安排成为一个最低优先权的需求,而前述的一段期间分别为groupA、groupB所对应之两个可程控的暂存器ICa、ICb所选择性地决定。21.如申请专利范围第20项所述之装置,当特权计时器计时而经过由ICa所定义之时段而满期时,优先权即由groupA需求转到groupB需求,此时特权计时器就被指派给groupB需求,同时以ICb之値开始计时。22.如申请专利范围第20项所述之装置,当特权计时器计时而经过由ICb所定义之时段而满期时,优先权即由groupB需求转到groupA需求,此时特权计时器就被指派给groupA需求,同时以ICa之値开始计时。23.如申请专利范围第14项所述之装置,记忆体需求仲裁器包括一个图像准许计时器,于一个图像循环中,图像准许计时器可以防止系统记忆体被其它groupA需求所抢占。24.一种单石半导体记忆体控制装置,其控制于单石半导体记忆体控制装置之外部的一单一记忆体装置,包含:一主滙流排介面装置;一主机-图像桥接装置;一核心逻辑记忆体控制器,其经由一第一位址滙流排及一第一资料滙流排连接至主滙流排介面装置;一显示记忆体控制器,其经由一第二位址滙流排及一第二资料滙流排连接至与主机-图像桥接装置;一仲裁器,其分别与核心逻辑记忆体控制器及显示记忆体控制器连结,供将单一记忆体装置之使用权授与复数记忆体存取需求中之一需求。图式简单说明:第一图显示一个以传统的非UMA为基础的个人电脑(PC)系统。第二图显示目前PC系统中之一个典型的系统控制器。第三图显示本发明一个较佳的实施例,其中将图像加速器与系统控制器结合以提供UMA功能。第四图(A)、第四图(B)及第四图(C)共同揭露示本发明中记忆体需求仲裁器中的操作细节。 |
