| 主权项 |
1.一种多晶片封装构造(multichip module),其系包含:一基板,具有一用以与外界形成电性连接之构造;一第一半导体晶片具有四侧边,其中只有两互相垂直之侧边设有复数个第一晶片焊垫,该第一半导体晶片系固着于该基板;及一第二半导体晶片具有四侧边,其包含复数个第二晶片焊垫,该第二半导体晶片系固着于该第一半导体晶片上并且偏离该第一晶片焊垫至少一预先设定之距离,使得该第二半导体晶片的任何部分都不会挡到该第一晶片焊垫之垂直向上区域,以便不妨碍其打线制程,其中该晶片焊垫系经由复数条焊线连接于该用以与外界彤成电性连接之构造。2.依申请专利范围第1项之多晶片封装构造,其中该第二晶片焊垫系仅沿该第二晶片之两互相垂直之侧边设置。3.依申请专利范围第2项之多晶片封装构造,其另包含一第三半导体晶片固着于该第二半导体晶片上并且偏离该第二晶片焊垫至少一预先设定之距离,使得该第三半导体晶片的任何部分都不会挡到该第二晶片焊垫之垂直向上区域,以便不妨碍其打线制程,该第三半导体晶片具有四侧边且包含复数个第三晶片焊垫,其中该第二半导体晶片具有一预先设定之厚度足以提供该第一晶片焊垫之焊线所需之空隙(clearance)。4.依申请专利范围第3项之多晶片封装构造,其中该第三晶片焊垫系仅沿该第三晶片之两互相垂直之侧边设置。5.依申请专利范围第4项之多晶片封装构造,其另包含一第四半导体晶片固着于该第三半导体晶片上并且偏离该第三晶片焊垫至少一预先设定是距离,使得该第四半导体晶片的任何部分都不会挡到该第三晶片焊垫之垂直向上区域,以便不妨碍其打线制程,该第四半导体晶片具有四侧边且包含复数个第四晶片焊垫,其中该第三半导体晶片具有一预先设定之厚度足以提供该第二晶片焊垫之焊线所需之空隙。6.依申请专利范围第5项之多晶片封装构造,其中该第四晶片焊垫系仅沿该第四晶片之两互相垂直之侧边设置。7.依申请专利范围第6项之多晶片封装构造,其中该复数个第四晶片焊垫整体而言系位在该复数个第三晶片焊垫之对面。8.依申请专利范围第4项之多晶片封装构造,其中该复数个第三晶片焊垫整体而言系位在该复数个第二晶片焊垫之对面。9.依申请专利范围第8项之多晶片封装构造,其另包含一第四半导体晶片固着于该第三半导体晶片上并且偏离该第三晶片焊垫至少一预先设定之距离,使得该第四半导体晶片的任何部分都不会挡到该第三晶片焊垫之垂直向上区域,以便不妨碍其打线制程,该第四半导体晶片具有四侧边且包含复数个第四晶片焊垫,其中该第三半导体晶片具有一预先设定之厚度足以提供该第二晶片焊垫之焊线所需之空隙。10.依申请专利范围第9项之多晶片封装构造,其中该第四晶片焊垫系仅沿该第四晶片之两互相垂直之侧边设置。11.依申请专利范围第10项之多晶片封装构造,其中该复数个第四晶片焊垫整体而言系位在该复数个第三晶片焊垫之对面。12.依申请专利范围第2项之多晶片封装构造,其中该复数个第二晶片焊垫整体而言系位在该复数个第一晶片焊垫之对面。13.依申请专利范围第12项之多晶片封装构造,其另包含一第三半导体晶片固着于该第二半导体晶片上并且偏离该第二晶片焊垫至少一预先设定之距离,使得该第三半导体晶片的任何部分都不会挡到该第二晶片焊垫之垂直向上区域,以便不妨碍其打线制程,该第三半导体晶片具有四侧边且包含复数个第三晶片焊垫,其中该第二半导体晶片具有一预先设定之厚度足以提供该第一晶片焊垫之焊线所需之空隙(clearance)。14.依申请专利范围第13项之多晶片封装构造,其中该第三晶片焊垫系仅沿该第三晶片之两互相垂直之侧边设置。15.依申请专利范围第14项之多晶片封装构造,其另包含一第四半导体晶片固着于该第三半导体晶片上并且偏离该第三晶片焊垫至少一预先设定之距离,使得该第四半导体晶片的任何部分都不会挡到该第三晶片焊垫之垂直向上区域,以便不妨碍其打线制程,该第四半导体晶片具有四侧边且包含复数个第四晶片焊垫,其中该第三半导体晶片具有一预先设定之厚度足以提供该第二晶片焊垫之焊线所需之空隙。16.依申请专利范围第15项之多晶片封装构造,其中该第四晶片焊垫系仅沿该第四晶片之两互相垂直之侧边设置。17.依申请专利范围第16项之多晶片封装构造,其中该复数个第四晶片焊垫整体而言系位在该复数个第三晶片焊垫之对面。18.一种多晶片封装构造制造方法,其包含下列步骤:提供一基板,该具基板有一用以与外界形成电性连接之构造;安装一第一半导体晶片于该基板上,该第一半导体晶片具有四侧边,其中只有两互相垂直之侧边设有复数个第一晶片焊垫;安装一第二半导体晶片于该第一半导体晶片之上使得该第二半导体晶片偏离该第一晶片焊垫至少一预先设定之距离,藉此该第二半导体晶片的任何部分都不会挡到该第一晶片焊垫之垂直向上区域,以便不妨碍其打线制程;及电性连接该复数个晶片焊垫至该基板用以与外界形成电性连接之构造。19.依申请专利范围第18项之多晶片封装构造制造方法,其中该第二晶片焊垫系仅沿该第二晶片之两互相垂直之侧边设置,并且该复数个第二晶片焊垫整体而言系位在该复数个第一晶片焊垫之对面。20.依申请专利范围第19项之多晶片封装构造制造方法,其另包含安装一第三半导体晶片于该第二半导体晶片上使得该第三半导体晶片偏离该第二晶片焊垫至少一预先设定之距离,藉此该第三半导体晶片的任何部分都不会挡到该第二晶片焊垫之垂直向上区域,以便不妨碍其打线制程。21.依申请专利范围第20项之多晶片封装构造制造方法,其中该第三晶片焊垫系仅沿该第三晶片之两互相垂直之侧边设置,并且该复数个第三晶片焊垫整体而言系位在该复数个第二晶片焊垫之对面。22.依申请专利范围第21项之多晶片封装构造制造方法,其另包含安装一第四半导体晶片于该第三半导体晶片上使得该第四半导体晶片偏离该第三晶片焊垫至少一预先设定之距离,藉此该第四半导体晶片的任何部分都不会挡到该第三晶片焊垫之垂直向上区域,以便不妨碍其打线制程。23.依申请专利范围第22项之多晶片封装构造制造方法,其中该第四晶片焊垫系仅沿该第四晶片之两互相垂直之侧边设置,并且该复数个第四晶片焊垫整体而言系位在该复数个第三晶片焊垫之对面。图式简单说明:第一图:习知多晶片封装构造之剖面图;第二图:根据本发明第一较佳实施例之多晶片封装构造移除封胶体后之立体图;第三图:根据本发明第二图之多晶片封装构造之剖面示图;第四图:根据本发明第二较佳实施例之多晶片封装构造移除封胶体后之立体图;第五图:根据本发明第四图之多晶片封装构造之剖面示图;第六图:根据本发明第三较佳实施例之多晶片封装构造移除封胶体后之立体图;及第七图:根据本发明第六图之多晶片封装构造之剖面示图。 |
