| 主权项 |
1.一种半导体积体电路装置,其系包括:复数个I/O(输入/输出)扩充槽,系在晶片内部区域沿该晶片周缘部平行布局并连接有输入/输出细胞;复数个焊垫,系在上述I/O扩充槽上方自上述晶片周缘部向中央部方向以预定间距隔开而布局;复数条第一配线,系分别使一端位于上述焊垫,使另一端在上述I/O扩充槽上方位于上述晶片之内部区域周缘部而布局;第二配线,系设在上述晶片之最外周区域,用以连接上述第一配线之各另一端与预定之上述I/O扩充槽。2.如申请专利范围第1项之半导体积体电路装置,其中上述第二配线系布局于上述第一配线与第一I/O扩充槽之间,上述第二配线之一端系连接于上述另一端系设在第一I/O扩充槽之上述第一配线,而上述第二配线之另一端系连接于上述第一I/O扩充槽。3.一种半导体积体电路装置之配线布局方法,其系用以连接;在晶片内部区域沿该晶片周缘部平行布局并连接有输入/输出细胞之复数个I/O扩充槽,与在上述I/O扩充槽上方自上述晶片周缘部向中央部方向以预定间距隔开布局之复数个焊垫之半导体积体电路装置之配线布局方法,其特征在于包括:在上述晶片内部区域,使上述各焊垫,在上述I/O扩充槽上方与上述晶片之内部区域周缘部连接之工序;以及在上述晶片之最外周区域,将上述内部区域周缘部与所希望之上述I/O扩充槽连接之工序。图式简单说明:第一图系本发明之半导体积体电路装置之俯视图。第二图系晶片最外周区域之重布线斜视图。第三图系配置了区域焊垫之晶片俯视图。第四图系依以往技术之半导体积体电路装置之俯视图。 |
