| 主权项 |
1.一种用来形成至少一电结构之方法,包含以下步骤:提供一底材,包括一介电层,其有一第一表面,以及至少一电传导衬垫连接于该第一表面;以及移除介电层之第一部分来形成一介电层之空隙部分,其中空隙部分实质地包围介电层之第二部分,并且其中衬垫位于第二部分之上。2.如申请专利范围第1项之方法,其中移除之步骤使用雷射来达成。3.如申请专利范围第1项之方法,其中移除之步骤造成一介电层条连接第二部分与介电层之其余部分。4.如申请专利范围第1项之方法,其中移除之步骤造成第二部分与介电层之总其余部分不连接。5.如申请专利范围第3项之方法,其中提供之步骤更进一步包含一内布线圈案,其为电连接于衬垫,并且其中移除之步骤造成(介电层)条在内布线图案的一部分之下。6.如申请专利范围第4项之方法,其中提供之步骤更进一步包含一内布线图案,其为电连接于衬垫,并且其中内布线图案的一部分包含在一位于衬垫之下的介窗之中。7.如申请专利范围第1项之方法,其中提供之步骤更进一步包含一内布线图案,其为电连接于衬垫,并且其中移除步骤没有移除内布线图案之任何部分。8.如申请专利范围第7项之方法,更进一步包含以下形成一球栅阵列模组的步骤:提供一焊球;连接焊球于衬垫上;以及附加一晶片至介电层之第二表面,其中晶片电连接于内布线图案。9.如申请专利范围第8项之方法,其中附加之步骤在连接步骤之前。10.如申请专利范围第8项之方法,更进一步包含固定一球栅阵列模组至电路卡上。11.如申请专利范围第8项之方法,更进一步包含:形成至少一电结构之第一电结构,其中提供之步骤提供至少一电传导衬垫的第一衬垫;以及以附加焊球至第一衬垫之方式,附加球栅阵列模组至第一电结构。12.如申请专利范围第11项之方法,其中形成第一电结构在形成球栅阵列模组之前。13.一种至少一电结构,包含:一底材,包括含有一第一表面的介电层;至少一电传导衬垫连附于该第一表面;以及一介电层之空隙部分,其中空隙部分实质地包围介电层之第二部分,并且其中衬垫位于该第二部分之上。14.一种如申请专利范围第13项之电结构,其中一介电层条连接第二部分与介电层之其余部分。15.如申请专利范围第13项之电结构,其中第二部分与介电层之总其余部分不连接。16.如申请专利范围第14项之电结构,更进一步包含一内布线图案,其电连接于衬垫,其中(介电层)条在内布线图案的部分之下。17.如申请专利范围第15项之电结构,更进一步包含一内布线图案,其电连接于衬垫,其中内布线图案的一部分包含在一位于衬垫之下的介窗之中。18.如申请专利范围第13项之电结构,更进一步包含一内布线图案,其电连接于衬垫。19.如申请专利范围第18项之电结构,其中电结构为一球栅阵列模组,使得电结构更进一步包含:一附加于衬垫之焊球;以及一晶片附加至介电层之第二表面,其中晶片电连接于内布线图案上。20.如申请专利范围第19项之电结构,更进一步包含将球栅阵列模组附加于一电路卡上。21.如申请专利范围第19项之电结构,更进一步包含:至少一电结构之一第一电结构,其中第一电结构包含一至少一电传导衬垫之第一衬垫,并且其中球栅阵列模组附加于第一电结构之上,使得焊球连接于第一衬垫之上。图式简单说明:第一图描述连接于一电路卡的BGA模组前剖面图。第二图描述连接于一电路卡的BGA模组前剖面图,其于BGA衬垫与电路卡衬垫两者之下有空隙区包围介电材料,如本发明。第三图描述连接于一电路卡的BGA模组前剖面图,其于电路卡衬垫之下有空隙区包围介电板材料,如本发明。第四图描述连接于一电路卡的BGA模组前剖面图,其于BGA衬垫之下有空隙区包围介电材料,如本发明。第五图描述一底材之俯视图,其衬垫有一连接条,如本发明。第六图描述第五图,其含有一空隙区,实质地、但不完全地包围衬垫下之介电材料。第七图描述一底材之俯透视图,其含有一空隙区,实质地、但不完全地包围底材上衬垫下之介电材料。第八图描述一底材之俯视图,其含有一衬垫,如本发明。第九图描述第八图,其含有一空隙区包围衬垫下之介电材料。第十图描述第九图配置之侧剖面图,其示绕线至衬垫之布线图案。第十一图描述一底材之俯透视图,其有一空隙区完全包围底材上衬垫下之介电材料。 |
