| 摘要 |
<p>자동 차단 능력을 지니는 아날로그 회로인 시동기(starter) 전류원 디바이스가 개시되어 있다. 상기 디바이스는 표면 하부에 깊은 웰 영역(전형적으로는 n-형임)을 지니는 반도체 기판(전형적으로는 p-형임), 상기 깊은 웰 영역의 주위를 에워싸는 상기 기판의 표면상의 제 1 표면 웰 영역(전형적으로는 n-형임), 및 상기 제 1 표면 웰 영역으로 부터 상기 깊은 웰 영역을 분리시키는 좁은 채널 영역(전형적으로는 p-형임)을 포함한다. 또한, 상기 디바이스는 상기 아날로그 회로에 상기 제 1 표면 웰 영역을 접속시키는 제 1 접촉 영역, 및 상기 아날로그 회로에 상기 깊은 웰상의 기판 영역을 접속시키는 제 2 접촉 영역을 포함한다. 그러한 구성은 아날로그 회로를 시동한 다음에 상기 좁은 채널 영역을 핀치-오프(pinch-off)시키는 공핍 영역을 만들기에 충분한 전위를 상기 제 1 접촉 영역에 인가함으로써 자동적으로 차단될 수 있는 가변-폭 수직형 레지스터 전류 경로를 제공한다. 또한, 상기 시동기 전류원 디바이스를 형성하는 방법이 제공되어 있다. 상기 방법은 우선 반도체 기판(예컨대, p-형)을 제공하는 단계 다음에, 상기 반도체 기판의 표면하부에 깊은 웰 영역(예컨대, n-형)을 형성하는 단계를 포함한다. 이 다음에는 제 1 표면 웰 영역이 상기 깊은 웰 영역의 주위를 에워쌈으로써, 제 1 표면 웰 영역 및 상기 깊은 웰 영역사이에 좁은 채널(예컨대, p-형)을 만들도록 상기 기판의 표면상에 제 1 표면 웰 영역(예컨대, n-형)이 형성되는 단계가 이행된다. 마지막으로는, 제 1 접촉 영역이 상기 제 1 표면 웰 영역의 표면상에 형성되고, 제 2 접촉 영역은상기 깊은 웰 영역상의 반도체 기판의 표면상에 형성된다.</p> |
