| 主权项 |
1.一种半导体装置之导电电路罩幕的制造方法,系供在半导体基板上形成导电电路的导电电路罩幕制造方法,乃包含有:计算出欲形成导电电路之半导体基板整体大小的全数値之第1步骤;与判读该导电电路之导电电路图案大小、形状及位置,而产生导电电路数値并储存之第2步骤;与对该导电电路数値进行特定大小的放大,而产生放大导电电路数値之第3步骤;与由该全数値计算出相对于该放大导电电路数値的差値,而产生模拟用导电电路图案数値之第4步骤;与加总该模拟用导电电路图案数値及该导电电路数値,将具对应于该加总数値大小及位置之图案,以明区方法形成罩幕之第5步骤。2.如申请专利范围第1项所述半导体装置之导电电路罩幕的制造方法,其中,该第4步骤系由该全数値计算出对该放大导电电路数値的差値,再将该计算出的差値分割成特定大小,并产生形成特定间隔隔离位置之复数模拟用导电电路图案数値;而该第5步骤系加总该模拟用导电电路图案数値及该导电电路数値,并将具对应该加总数値的大小及位置之图案,以明区方法形成罩幕者。3.一种半导体装置之导电电路罩幕的制造方法,系在半导体基板上形成导电电路的导电电路罩幕制造方法,乃包含有:判读形成在半导体基板之导电电路的导电电路图案大小、形状及位置,而产生导电电路数値并储存之第1步骤;与对该导电电路数値进行特定大小的放大,而产生放大导电电路数値之第2步骤;与由该放大导电电路数値计算出相对于该放大导电电路数値的差値,将具对应于该差値大小及位置之图案,以暗区方法形成罩幕之第3步骤。4.如申请专利范围第3项所述半导体装置之导电电路罩幕的制造方法,其中,该第3步骤系由该放大导电电路数値计算出对该放大导电电路数値的差値,分割具该差値特定大小之复数的差値,并产生形成该复数的差値特定间隔隔离位置所构成之图案,以暗区方法形成罩幕者。图式简单说明:第一图A及第一图B系本发明使用半导体装置的导电电路罩幕的制造方法之导电电路示意图。第二图A及第二图B系说明本发明半导体装置的导电电路罩幕的制造方法之进行过程之说明图。第三图A-第三图C系依照本发明半导体装置的导电电路罩幕的制造方法,在罩幕上形成的半导体构造物之平坦化处理过程说明图。第四图系习知一般半导体装置的平坦化处理,使用的图案罩幕的形态示意图。第五图A及第五图B系习知一般半导体装置之平坦化处理的说明图。第六图A及第六图B系习知一般半导体装置的平坦化处理之其他实施态样说明图。 |
